ARM内核支持7种中断，不同的中断处于不同的处理模式，同时具有不同的优先级，而且每个中断都有固定的中断入口地址，当一个中断发生时，相应的R14（1r)存储中断返回地址，SPSR存储状态寄存器CPSR的值。
ARM体系结构所支持的异常及具体含义如下表所示
中断类型
| 处理模式
| 入口地址
| 优先级
| 中断返回指令
| 复位Reset
| Supervisor
| 0x00
| 1(最高)
|
| 未定义指令Undefined Instruction
| Undefined
| 0x04
| 6(最低)
| MOVS PC, 1r
| 软件中断Software Interuot
| Supervisor
| 0x08
| 6
| MOVS PC,1r
| 指令预取中止Prefech Abort
| Abort
| 0x0c
| 5
| SUBS PC, 1r,#4
| 数据中止Data Abort
| Abort
| 0x1c
| 2
| SUBS PC ,1r,#4
| 外部中断请求IRQ
| IRQ
| 0X18
| 4
| SUBS PC ,1r,#4
| 快速中断请求FIQ
| IRQ
| 0X1C
| 3
| SUBS PC ,1r,#4
|
|
楼主
标题置顶
标题高亮
