[应用相关] 晶振接数字地还是模拟地

[复制链接]
903|10
yxc扬兴科技 发表于 2025-8-29 10:09 | 显示全部楼层 |阅读模式
数字地、模拟地互相会影响不是因为一个叫数字,一个叫模拟,而是用了同一部电梯:地,而这部电梯所用的井道就是在PCB上布得地线。印制电路板(PCB)是电子产品中电路元件和器件的支撑件,它提供电路元件和器件之间的电气连接。现在有许多PCB 不再是单一功能电路,而是由数字电路和模拟电路混合构成的。数据一般在模拟电路中采集和接收,而带宽、增益用软件实现控制则必须数字化,所以在一块板上经常同时存在数字电路和模拟电路,甚至共享相同的元件。
晶振的振幅.png

那么晶振在电路中是接数字地还是模拟地?晶振以接数字地为主,具体有以下几种情形:
1、大多数数字系统:接数字地,确保低噪声电源和紧凑布局;
2、混合信号系统:接数字地,单点连接模拟地,重点关注回流路径;
3、高频/精密模拟:评估噪声敏感性,可能需接模拟地或隔离处理。

在电路设计中,晶振的接地处理需根据具体应用和系统架构决定。以下是关键考虑因素和建议:
1、 晶振类型决定接地方式
无源晶振(需外部电路),通常建议接数字地,因为其驱动电路(如MCU的振荡器)属于数字范畴。高频噪声可能通过地平面耦合,需确保数字地干净;有源晶振(自带振荡电路),若为数字系统提供时钟,接数字地;若用于模拟电路(如射频、ADC),需评估是否接模拟地或通过磁珠/电容隔离。
2、 混合信号系统的处理
若系统同时存在数字地和模拟地,晶振(尤其是高速晶振)应接数字地,并在电源入口处通过0Ω电阻或磁珠将数字地与模拟地单点连接,避免地环路噪声。
高频晶振(如>10MHz)的回流路径需完整,地平面分割可能导致阻抗不连续,反而增加辐射。此时可优先保持完整地平面,通过布局隔离而非分割。
3、 降低噪声的关键措施
局部去耦,在晶振电源引脚就近放置0.1μF+10pF电容组合,形成低阻抗回路,高频噪声直接回流到地而非耦合到其他部分;晶振走线尽量短,且下方保持完整地平面,避免跨分割区。时钟信号远离模拟敏感线路;对高频或敏感电路,可用金属屏蔽罩覆盖晶振并接地,进一步抑制辐射。
4、 特殊场景建议
高频/射频系统若晶振用于射频本振,需严格接模拟地,并采用独立电源滤波,避免相位噪声恶化。
多时钟系统,不同晶振的地可通过局部星型连接汇聚到主接地点,减少相互干扰。


xiaoqizi 发表于 2025-9-6 12:49 | 显示全部楼层
无论选择哪种“地”,关键在于为晶振提供一个干净、低噪声、低阻抗的参考平面,同时避免与其他高干扰电路共享路径
木木guainv 发表于 2025-9-6 16:53 | 显示全部楼层
最佳实践是将晶振的外壳和补偿电容直接连接到一个独立的接地节点,该节点仅服务于时钟电路
Jiangxiaopi 发表于 2025-9-6 20:50 | 显示全部楼层
在晶振附近打多个via洞连接到内层完整的地平面,形成局部化的低电感接地岛
荣陶陶 发表于 2025-9-7 09:55 | 显示全部楼层
当晶振驱动的是纯数字器件,且周围主要是逻辑电平切换的数字电路时,可将其归入数字地
Zuocidian 发表于 2025-9-7 14:12 | 显示全部楼层
晶振与数字IC之间的走线尽可能短且远离高速总线
Zhiniaocun 发表于 2025-9-7 18:31 | 显示全部楼层
若晶振用于为模拟器件提供基准时钟,则应接入模拟地
Puchou 发表于 2025-9-8 07:43 | 显示全部楼层
确保模拟地与数字地仅在单一点共地,防止数字噪声污染模拟域
Xiashiqi 发表于 2025-9-8 11:35 | 显示全部楼层
若系统中存在精密运放电路,则在其所在的角落区域局部浇注模拟地,并通过桥接电阻与数字地单点连接
小海师 发表于 2025-9-8 15:58 | 显示全部楼层
根据负载类型归属相应域,但必须保证该域自身的纯净度
Haizangwang 发表于 2025-9-8 20:24 | 显示全部楼层
所有接地最终汇总到同一个物理点,避免形成地环路
您需要登录后才可以回帖 登录 | 注册

本版积分规则

297

主题

310

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部