有两种方式可选。如果数据量小，就可以考虑将FPGA当成一个小的外设SRAM，每次向DSP上报中断后，DSP来读取数据；另一种方法当数据量很大或对处理时间实时性要求较高时，就像LS几位说的，用EMIF配片外的SDRAM。
对第一种方法要注意，需要DSP每次读取之前，知道要读取多少数据；另外要注意，若在FPGA内部使用FIFO，DPRAM之类的小存储块，需要在DSP与FPGA通信回合（round）开始之前，需要先将FPGA内的数据清空（FIFO复位）,否则读取的数据将不是FPGA当前中断想要上报的最新数据。
对第二种方法，一般在FPGA内部开两块小存储区域，EMIF controller向BankA搬移数据时，DSP计算BankB中数据，如此往复乒乓运行。
|
楼主
