打印

FPGA和DSP的数据通信

[复制链接]
2216|11
手机看帖
扫描二维码
随时随地手机跟帖
沙发
gaochy1126| | 2012-6-21 18:18 | 只看该作者
使用EMIF设计通信,这样信息传输速率很快!

使用特权

评论回复
板凳
mr.king| | 2012-6-21 18:49 | 只看该作者
尽量两个系统弱耦合,减少数据交互,然后用SPI

使用特权

评论回复
地板
zhushouxi| | 2012-6-22 19:58 | 只看该作者
用EMIF,外接SDRAM

使用特权

评论回复
5
心愿wish| | 2012-6-25 17:43 | 只看该作者
l来学习的 ,:handshake

使用特权

评论回复
6
gaochy1126| | 2012-6-25 21:24 | 只看该作者
下载了,感谢分享资料。

使用特权

评论回复
7
ledaa| | 2012-6-26 10:55 | 只看该作者
有人分享资料吗,我怎么没看到

使用特权

评论回复
8
onlyrcy| | 2012-6-26 21:40 | 只看该作者
FPGA采集数据传送给DSP,传输要求是什么呢?

使用特权

评论回复
9
梅花望青竹| | 2012-6-26 21:46 | 只看该作者
使用emif,这个设计困难,用起来简单!@

使用特权

评论回复
10
bairan168| | 2012-6-28 21:40 | 只看该作者
:lol ,楼上的晕了。 7# ledaa

使用特权

评论回复
11
daisyly| | 2012-6-29 16:52 | 只看该作者
:)

使用特权

评论回复
12
tomshan| | 2012-6-29 17:30 | 只看该作者
有两种方式可选。如果数据量小,就可以考虑将FPGA当成一个小的外设SRAM,每次向DSP上报中断后,DSP来读取数据;另一种方法当数据量很大或对处理时间实时性要求较高时,就像LS几位说的,用EMIF配片外的SDRAM。
对第一种方法要注意,需要DSP每次读取之前,知道要读取多少数据;另外要注意,若在FPGA内部使用FIFO,DPRAM之类的小存储块,需要在DSP与FPGA通信回合(round)开始之前,需要先将FPGA内的数据清空(FIFO复位),否则读取的数据将不是FPGA当前中断想要上报的最新数据。
对第二种方法,一般在FPGA内部开两块小存储区域,EMIF controller向BankA搬移数据时,DSP计算BankB中数据,如此往复乒乓运行。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

4

主题

61

帖子

0

粉丝