[STM32F0] I2C总线传输时速率忽快忽慢像在犹豫

[复制链接]
359|23
Clyde011 发表于 2025-10-2 07:34 | 显示全部楼层 |阅读模式
I2C主机模式下,偶尔传输速率变慢,像总在犹豫要不要继续。用逻辑分析仪看过,SCL时钟周期有点抖动,不知道是不是时钟源或者拉升电阻的问题。
 楼主| Clyde011 发表于 2025-10-2 07:37 | 显示全部楼层
  我这边试过用外部晶振,问题没了。
公羊子丹 发表于 2025-10-2 07:38 | 显示全部楼层
拉升电阻多大?I2C对这个很敏感。
周半梅 发表于 2025-10-2 07:39 | 显示全部楼层
你用的是内部RC时钟吗?抖动挺常见。
帛灿灿 发表于 2025-10-2 07:40 | 显示全部楼层
你抓到的数据是单次慢还是持续慢?
童雨竹 发表于 2025-10-2 07:41 | 显示全部楼层
我建议你换个更短的线看看。
万图 发表于 2025-10-2 07:41 | 显示全部楼层
  有些从机响应慢,也会拉低时钟。
Wordsworth 发表于 2025-10-2 07:42 | 显示全部楼层
  你是不是混用了Fast Mode和Standard Mode?
Bblythe 发表于 2025-10-2 07:43 | 显示全部楼层
  我感觉是板子布线问题,干扰大。
Pulitzer 发表于 2025-10-2 07:44 | 显示全部楼层
  MCU这代I2C有已知bug,查过Errata吗?
Uriah 发表于 2025-10-2 07:45 | 显示全部楼层
  你把拉升电阻减小一半试试。
pixhw 发表于 2025-10-2 21:30 | 显示全部楼层
时钟抖动可能由时钟源本身的噪声引起
louliana 发表于 2025-10-2 22:24 | 显示全部楼层
电源电压波动会影响 I2C 芯片的工作稳定性,导致芯片内部电路工作异常
gygp 发表于 2025-10-3 08:40 | 显示全部楼层
SCL的上升/下降沿受总线电容和上拉电阻影响,参数不当会导致边沿斜率变化,间接引起周期抖动
claretttt 发表于 2025-10-4 09:31 | 显示全部楼层
若使用MOS管进行电平转换,其极间电容过大可能导致波形失真和速率下降
timfordlare 发表于 2025-10-4 10:13 | 显示全部楼层
上拉电阻的阻值直接影响I2C信号的上升时间和稳定性。
elsaflower 发表于 2025-10-4 10:52 | 显示全部楼层
主设备代码中增加SCL电平检测,等待其释放后再继续通信
i1mcu 发表于 2025-10-4 11:45 | 显示全部楼层
根据总线电容和通信速率计算合适的上拉电阻范围。
jackcat 发表于 2025-10-4 12:28 | 显示全部楼层
时钟源不稳定              
maudlu 发表于 2025-10-4 13:25 | 显示全部楼层
上拉电阻不合适              
您需要登录后才可以回帖 登录 | 注册

本版积分规则

154

主题

5861

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部