21ic电子技术开发论坛 › 单片机与嵌入式系统 › GigaDevice GD32 MCU › GD32H7相关系统结构框图汇总

[研电赛技术支持] GD32H7相关系统结构框图汇总

[复制链接]

121|0

磨砂 发表于 2025-10-11 15:18 | 显示全部楼层 |阅读模式

ST, RS, AC, DP, 结构, GD32H7

1. Cortex®-M7 处理器结构框图

系统外设：嵌套式向量型中断控制器（NVIC）；闪存地址重载及断点单元（FPB）；数据观测点及跟踪单元（DWT）；指令跟踪宏单元（ITM）； JTAG或SWD调试接口跟踪端口接口单元（TPIU）；内存保护单元（MPU）；双精度浮点运算单元（FPU）；加载存储单元（LSU）；数据处理单元（DPU）；预取单元（PFU）；

2. 系统复位电路

当发生以下任一事件时，产生一个系统复位：
电源复位（POWER_RSTn）；外部引脚复位（NRST）；窗口看门狗计数终止（WWDGT_RSTn）；独立看门狗计数终止（FWDGT_RSTn）； Cortex®-M7的中断应用和复位控制寄存器中的SYSRESETREQ位置‘1’（SW_RSTn）；用户选择字节寄存器nRST_STDBY位设置为0，并且进入待机模式时将产生复位（OB_STDBY_RSTn）；用户选择字节寄存器nRST_DPSLP设置为0，并且进入深度睡眠模式时将产生复位（OB_DPSLP_RSTn）；
3. 高级定时器结构框图

4. 系统架构示意图

————————————————
版权声明：本文为CSDN博主「嵌入式小宁」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/weixin_53592457/article/details/144448487

收藏0 举报

[研电赛技术支持] GD32H7相关系统结构框图汇总

相关帖子

浏览过的版块