[FPGA] NVMe高速传输之摆脱XDMA设计30: 寄存器功能验证与分析2

[复制链接]
47|0
xianuser 发表于 2025-10-30 18:05 | 显示全部楼层 |阅读模式
本文主要交流[color=rgb(78, 161, 219) !important]NVMe设计思路,在本博客已给出相关博文九十多篇,希望对初学者有用。注意这里只是抛砖引玉,切莫认为参考这就可以完成商用IP设计。



(3) 边界测试结果
测试步骤 4 对应波形如图 1所示, 寄存器最大值为 64’hFFFFFFFFFFFFFFFF,到达最大值后一个时钟周期后翻转回 0, 在随机时刻使用 force 将寄存器赋值临近最
大值, 当寄存器达到最大值后, 翻转回到 0, 读取数值为 0, 仿真行为符合设计预期.


图1 寄存器边界测试仿真波形图

(4) 功能测试结果
测试步骤 5 对应打印信息如图 2 所示, 由于此步骤波形跨度较大因此使用打印信息展示。 在 24618ns 时刻读取寄存器值为 64’h1F, 在 79434ns 时刻读取寄存器值
为 64’h35A7, 计算时间差值除以 4 等于寄存器两次读取差值, 仿真行为符合设计预期, 测试通过。


图2 寄存器功能测试打印信息图

B站已给出相关性能的视频,如想进一步了解,请搜索B站用户:专注与守望
链接:https://space.bilibili.com/585132944/dynamic?spm_id_from=333.1365.list.card_title.click

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
您需要登录后才可以回帖 登录 | 注册

本版积分规则

40

主题

45

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部