21ic电子技术开发论坛 › 单片机与嵌入式系统 › Microchip › MCU内核与架构问题
返回列表 发新帖我要提问

[认证加密] MCU内核与架构问题

[复制链接]
837|2
和下土 发表于 2025-10-31 01:25 | 显示全部楼层 |阅读模式
CACHE, DMA, MCU, 内核, DM, AC
  • PIC32MK系列中MIPS M-Class内核的Cache一致性策略：在DMA频繁传输数据至RAM时，除了使用CP0寄存器手动维护Cache一致性，是否有更高效的硬件机制或DMA控制器配置方法可避免数据冲突？


回复

收藏 举报

相关帖子
瞌睡虫本虫 发表于 2025-11-4 19:52 | 显示全部楼层
你可以尝试查看PIC32MK系列的数据手册，里面通常会有关于DMA传输和Cache一致性的详细配置说明
回复

收藏 举报

夏眠毁灭者 发表于 2025-11-15 11:07 | 显示全部楼层
MCU 内核是核心计算单元，决定指令集、处理能力等，如 ARM Cortex-M 系列、RISC-V 等。架构是内核及周边模块（内存、外设接口等）的整体设计，影响功能扩展性与应用适配。内核侧重运算核心，架构关注整体协同，共同决定 MCU 性能、功耗及适用场景（如工控、消费电子）。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

和下土

117

主题

1408

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部
0