使用DMA传输ADC数据时出现随机偏差，怀疑缓存同步问题

发表于 2025-11-7 07:18

DMA方式采集ADC数据，部分通道读出来的值偏低一点，像被截断。关掉cache后正常。查资料说可能是DCache没同步，但我flush过啊，还是偶尔出。

发表于 2025-11-7 07:24

也可能是ADC触发DMA太频繁，cache写回来不及。

发表于 2025-11-7 07:25

H7系列这个问题老生常谈了，cache同步真得小心。

发表于 2025-11-7 07:26

你用的是AXI SRAM吗？那部分要用DCache_CleanInvalidateRange。

发表于 2025-11-7 07:27

我一般在DMA回调里再强制flush一次。

发表于 2025-11-7 07:28

你确定地址在DTCM里？DTCM不受cache影响。

发表于 2025-11-7 07:29

这个现象我也遇过，最后是因为结构体没对齐。

发表于 2025-11-7 07:30

建议用__attribute__((aligned(32)))包一下缓冲区。

发表于 2025-11-7 07:31

CubeMX有个坑，它默认放在D1域，cache影响大。

发表于 2025-11-7 07:32

关cache虽然能解决，但性能会掉很多。

发表于 2025-11-7 07:33

你试试放在DMA专用内存区，看能不能稳。

[STM32H7] 使用DMA传输ADC数据时出现随机偏差，怀疑缓存同步问题