dsPIC33A 中，外部 8MHz MEMS 时钟配合 PLL 比内置 FRC 时钟的抖动控制优势，源于时钟

发表于 2025-11-11 10:11

针对 dsPIC33A 器件的 PWM抖动测试，外部 8 MHz MEMS 时钟配合 PLL 相比内置 FRC 时钟，在标准差控制（如 1.2 ns vs 1.7 ns）上展现出优势，其硬件层面的时钟源稳定性设计（如抗干扰、频率精度）对抖动抑制的核心作用是什么？

发表于 2025-11-19 17:03

dsPIC33A 中，外部 8MHz MEMS 时钟配合 PLL 的抖动控制优势，核心源于 MEMS 时钟的高稳定性。MEMS 时钟频率精度高、温漂小，作为 PLL 输入基准，能减少基准信号本身的抖动。相比内置 FRC 时钟（自由振荡 RC 电路），其受电压、温度波动影响更小，PLL 锁相后输出时钟的相位噪声更低，时序一致性更强，适配对抖动敏感的高精度控制场景。

发表于 2025-11-20 12:21

硬件层面的稳定性设计，如抗干扰和频率精度，确保了时钟信号的纯净度，从而减少了抖动。

发表于 2025-11-21 15:58

那得看需不需要这么精确了，有时候抖一抖EMC还好过呢

发表于 2025-11-22 14:37

PLL的使用进一步提高了时钟的精度和稳定性，这对于需要高精度时钟的应用场景非常重要。

[PIC®/AVR®/dsPIC®产品] dsPIC33A 中，外部 8MHz MEMS 时钟配合 PLL 比内置 FRC 时钟的抖动控制优势，源于时钟

相关帖子

浏览过的版块

技术新星奖章