dsPIC33A 中，外部 8MHz MEMS 时钟配合 PLL 比内置 FRC 时钟的抖动控制优势，源于时钟

发表于 2025-11-11 10:11

针对 dsPIC33A 器件的 PWM抖动测试，外部 8 MHz MEMS 时钟配合 PLL 相比内置 FRC 时钟，在标准差控制（如 1.2 ns vs 1.7 ns）上展现出优势，其硬件层面的时钟源稳定性设计（如抗干扰、频率精度）对抖动抑制的核心作用是什么？

发表于 2025-11-12 11:10

dsPIC33A 中，外部 8MHz MEMS 时钟配合 PLL 比内置 FRC 时钟抖动控制更优，源于：MEMS 时钟为晶体振荡，频率稳定度高、相位噪声低，作为 PLL 参考源时，能提供精准基准；FRC 是内部 RC 振荡，受温漂、电压波动影响大，抖动高。PLL 可进一步提纯 MEMS 时钟，输出时钟抖动更小，适配高精度 PWM、通信等对时序敏感的场景。

发表于 2025-11-13 16:34

dsPIC33A 中，外部 8MHz MEMS 时钟配合 PLL 相比内置 FRC 时钟，抖动控制更优。MEMS 时钟采用石英或硅谐振器，频率稳定性高、相位噪声低；PLL 锁相环进一步滤波并倍频，输出时钟抖动更小。而 FRC 为内部 RC 振荡器，受温度、电压影响大，抖动较高，故前者更适用于对时钟精度敏感的场景。

发表于 2025-11-14 18:17

dsPIC33A 中前者优势源于时钟源特性与 PLL 的提纯作用。MEMS 时钟靠谐振器工作，频率稳定且相位噪声低，作为 PLL 参考源基准精准；而 FRC 是内部 RC 振荡，易受温漂、电压波动影响，抖动高。PLL 还能进一步滤波，让输出时钟抖动更小，其标准差远优于 FRC 时钟。
6 篇资料

[PIC®/AVR®/dsPIC®产品] dsPIC33A 中，外部 8MHz MEMS 时钟配合 PLL 比内置 FRC 时钟的抖动控制优势，源于时钟

相关帖子

浏览过的版块