配置I2C1为主机模式时，SCL时钟线始终为低电平

发表于 2025-11-15 18:30

GD32E503RET6配置I2C1为主机模式时，SCL时钟线始终为低电平，检查上拉电阻和地址设置后问题依旧，怀疑是I2C外设未正确使能？

发表于 2025-11-20 16:21

I2C外设未正确使能确实是一个可能的原因

发表于 2025-11-20 16:21

若I2C外设未正确使能，则无法产生时钟信号，导致SCL线始终为低电平。

发表于 2025-11-20 16:23

建议使用示波器或逻辑分析仪检查SCL和SDA线的信号波形，以进一步定位问题。

发表于 2025-11-20 17:22

检查GPIO配置，I2C1的SCL和SDA引脚是否已正确配置为复用开漏输出模式，并使能了上拉电阻。

发表于 2025-11-20 18:22

看看时钟配置是否有问题

发表于 2025-11-20 19:23

若总线上存在多个主机或从机设备配置错误，可能导致总线冲突或死锁，进而使SCL线保持低电平。