[FPGA] NVMe高速传输之摆脱XDMA设计33: 初始化功能验证与分析3

[复制链接]
1076|0
xianuser 发表于 2025-11-12 08:19 | 显示全部楼层 |阅读模式
, , , ,
[color=rgba(0, 0, 0, 0.75)]

本文主要交流设计思路,在本博客已给出相关博文30多篇,希望对初学者有用。注意这里只是抛砖引玉,切莫认为参考这就可以完成商用IP设计。若有NVME或RDMA 产品及项目需求,请看B站视频后联系。

在完成桥设备的初始化配置后, 应对桥设备下游设备进行配置。 配置桥设备下游的 NVMe 设备模型波形如图 1 所示。 待测设计首先获取设备与供应商 ID, 然后获取配置空间类型为 TYPE0, 再向 BAR0~5 寄存器分配地址, 由于只启用了 64KB 大小的 BAR0, 向 BAR0 分配地址 32’hB0000000, 仿真行为符合设计预期。


图1 PCIe 初始化仿真波形2


[color=rgba(0, 0, 0, 0.75)]

完成 NVMe 设备初始化配置后, 配置节点回到总线 0, 更新桥设备节点信息和地址信息, 配置过程如图 2 所示。 更新后的 18h 寄存器值为 32’h10100, 即sub_bus_number 寄存器值为 1, second_bus_number 寄存器值为 1, primary_bus_number寄存器值为 0, 与最小存储子系统模型拓扑结构一致。 20h 寄存器值为 32’h0010B000,24h、 2Ch 寄存器值为 0, 表示下游地址域为 32’hB0000000~32’hB0010000, 地址空间大小为 64KB, 仿真行为符合设计预期.

图2 PCIe 初始化仿真波形3


[color=rgba(0, 0, 0, 0.75)]

B站已给出相关性能的视频,如想进一步了解,请搜索B站用户:专注与守望
链接:https://space.bilibili.com/585132944/dynamic?spm_id_from=333.1365.list.card_title.click



本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
您需要登录后才可以回帖 登录 | 注册

本版积分规则

48

主题

53

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部