[STM8] 大电流的采样电阻,引脚焊锡太多了

[复制链接]
395|15
hfdy01 发表于 2025-11-12 22:35 | 显示全部楼层 |阅读模式
今天看到一个同事在搞一个电调的板子,他在大电流采样的电阻两个引脚上堆了 很多锡,说感觉回流焊的锡膏不够,担心过不了大电流。
但是采样电阻本来就是只有几个毫欧,在引脚上堆大量的锡会不会影响采样的总阻值,影响采样精度呢?
CallReceiver 发表于 2025-11-12 22:45 | 显示全部楼层

一个文档参考下 改进低值分流电阻的焊盘布局。
boy1990 发表于 2025-11-12 22:51 | 显示全部楼层
一般情况下采样电阻是两个腿没错,可是画封装的时候会画成4个腿
sourceInsight 发表于 2025-11-12 22:54 | 显示全部楼层
大焊盘过电流,小焊盘位置电压回采,这个走线都是开尔文的,和堆锡没关系
feiqi1 发表于 2025-11-12 23:01 | 显示全部楼层
STM32的I2C时钟通常来源于APB总线时钟(PCLK)。
androidbus 发表于 2025-11-12 23:03 | 显示全部楼层
我理解只要不改变电阻值就行了。
litengg 发表于 2025-11-12 23:07 | 显示全部楼层
在电阻引脚上堆锡,不会影响阻值吗?
qiangweii 发表于 2025-11-12 23:09 | 显示全部楼层
litengg 发表于 2025-11-12 23:07
在电阻引脚上堆锡,不会影响阻值吗?


我想影响非常非常小,是可以忽略的那种。
shashaa 发表于 2025-11-12 23:12 | 显示全部楼层
个人觉得甚至多堆焊锡还会加强电阻的散热。
bbapple 发表于 2025-11-12 23:13 | 显示全部楼层
和在引脚上堆锡关系不大,焊盘牢固均匀吃锡就行,用不着堆很多锡
handleMessage 发表于 2025-11-12 23:17 | 显示全部楼层
肯定有影响,只是影响多少的问题。
zhouhuanの 发表于 2025-11-12 23:17 | 显示全部楼层
上锡越多,电阻引脚和焊盘之间会引入额外的电阻,导致精度下降
wanglaojii 发表于 2025-11-12 23:19 | 显示全部楼层
采样电流越大,寄生电阻上产生的压降越大
laozhongyi 发表于 2025-11-12 23:19 | 显示全部楼层
正常在工厂贴装是也会严格计算每个焊点的爬锡量是否满足焊接要求的
Edisons 发表于 2025-11-12 23:22 | 显示全部楼层
肯定有影响,过多或者过少都会影响。
_gege 发表于 2025-11-12 23:23 | 显示全部楼层
焊锡不能太多了,楼主慎重
您需要登录后才可以回帖 登录 | 注册

本版积分规则

80

主题

1588

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部