[FPGA] RDMA设计1:开发必要性1之设计考虑

[复制链接]
59|0
xianuser 发表于 2025-11-19 14:27 | 显示全部楼层 |阅读模式
专注高性能存储与传输,在本博客已给出相关博文已100多篇,希望对初学者有用。注意这里只是抛砖引玉,切莫认为参考这就可以完成商用IP设计。若有NVME或RDMA 产品及项目需求,请看B站视频后联系。

一. 选择 RDMA IP 开发必要性
为了满足大批量数据的采集、 存储与传输需求, 如机器学习、 雷达、 ⾦融⻛控、 航空航天等, 如何在 FPGA 上实现高带宽、 低延时的数据传输以解决 FPGA 系统存储容量不足已成为亟待解决的问题。
远程直接内存访问技术(RDMA) 是一种专为远距离网络通信设计的技术, 其通常通过光纤进行设备间连接, 提供高通量、 低延迟、 远距离的零拷⻉网络数据传输。 基于融合以太网的远程直接内存访问(RoCE) 提供了一种基于以太网的 RDMA 技术实现方法。与 IB(InfiniBand) 、iWARP 等RDMA 实现方法相比, RoCE v2 协议具有可通过以太网路由、 低成本、 无 TCP/IP 依赖等优势。因此, 该协议是数据采集系统拓展传输方式的最佳选择, 适应 FPGA 应用的的 RDMAover RoCE v2 IP 可以确保以上场景下发挥出最优性能。

二. RDMA over RoCE V2 IP 特点
1) 通用性
 采用纯逻辑电路实现, 适合不同 FPGA 型号;
 可脱离 CPU 控制下独立运行和控制传输;
 遵守通用 RDMA over RoCE V2 协议。
2) 高性能
在复杂数据环境下的高性能数据传输:
 数据吞吐量不小于 90 Gbps @ 1MB
 传输延迟不大于 10 μs @ 4KB
3) 易集成、 用户操作简便
 全模块化, 各层级可单独使用
 标准总线接口
 低资源占用

三. RDMA over RoCE V2 IP 简介
如图 1 所示。 它通过 QSFP28 接口连接上位机进行数据传输; 通过 AXI-Lite 接口进行
系统控制; AXI4 接口进行数据传输。 在系统内部, 根据功能划分为系统控制模块、 融合以太
网协议栈、 以太网协议栈和 CMAC 集成块。

B站已给出相关性能的视频,如想进一步了解,请搜索B站用户:专注与守望

https://www.bilibili.com/video/BV1mPV5eCE8z/?spm_id_from=333.337.search-card.all.click&vd_source=c355545d27a44fe96188b7caefeda6e7

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
您需要登录后才可以回帖 登录 | 注册

本版积分规则

47

主题

52

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部