关于布局时出现的一个警告

发表于 2012-6-25 23:05

用ISE10.1做布局时出现以下警告：
"Autotimespec constraint for clock net clk"fails the maximum period check for input clock "clk" to DCM_ADV block"instance_name/DCM_ADV_INST"because the period constraint value(1000ps)excceds the maximum internal period limit of 4168ps.please reduce the period of the constraint to remove this timing failure.
就是我用DCM时时钟输入600MHz时出现上述警告，我用的是V5。
请问怎样去减小这个周期约束呢？我的ucf里没加任何约束，这里的约束是自动生成的？DCM里的参数应该不能随便改吧？

发表于 2012-6-26 08:37

超过了DCM的接受范围~
打开Wizard界面，修改时钟输入频率，V5器件不能接收600MHz输入

发表于 2012-6-26 11:03

路过学习，感谢分享自己的心得！

发表于 2012-6-26 17:29

用ISE10.1做布局时出现以下警告：
"Autotimespec constraint for clock net clk"fails the maximum period check for input clock "clk" to DCM_ADV block"instance_name/DCM_ADV_INST"because the period constrai ...
tmkdfan 发表于 2012-6-25 23:05

看氧气的回答

发表于 2012-6-26 21:32

学习了。

发表于 2012-6-26 21:38

设计当中的细节问题，学习了。

发表于 2012-6-26 21:47

路过，学习了！

发表于 2012-6-26 23:02

输入虽然是600M，但是我用了输入2分频，也就是300M……我还将输入该为400M也不行，改成200M就行了！！
2# Oxygen.Chu

发表于 2012-6-27 11:52

:L分频也不行的。接受的输入是有范围的。

发表于 2012-6-27 11:52

具体输入值，我忘记了，你查一下。

发表于 2012-6-27 13:33

我是来学习的:lol

发表于 2012-6-27 13:40

学习了，感谢楼主分享！

发表于 2012-6-27 19:14

猴哥啊，我后来用ISE12.4就好了不会出现这个警告了~~
还有，根本不是输入范围的问题啊，输入400M是在范围内的啊。
10# GoldSunMonkey

发表于 2012-6-28 15:35

没遇到过

发表于 2012-6-28 15:49

不影响使用就行，FPGa编译很多警告！

发表于 2012-6-28 15:59

猴哥啊，我后来用ISE12.4就好了不会出现这个警告了~~
还有，根本不是输入范围的问题啊，输入400M是在范围内的啊。
10# GoldSunMonkey
tmkdfan 发表于 2012-6-27 19:14

O,收到。
那应该出IP版本的问题。用V5还是用高点的版本吧。毕竟，那个版本的时候V5还是新器件

发表于 2012-6-28 20:28

:handshake 13# tmkdfan

发表于 2012-6-28 20:44

留印，下次我注意一下。

发表于 2012-8-4 18:34

打个酱油

发表于 2012-8-5 17:55

:lol

[VHDL] 关于布局时出现的一个警告

相关帖子

浏览过的版块

技术新星奖章

经常做客

涓涓之细流

技术高手奖章

核心会员奖章

坚毅之洋流

技术领袖奖章

十世金身

终身成就奖章

伴坛终老

精英会员奖章

奔腾之江水

技术奇才奖章

社区建设奖章

欢快之小溪

缘定三生