|
[color=rgba(0, 0, 0, 0.75)] 专注高性能存储与传输，希望对初学者有用。注意这里只是抛砖引玉，切莫认为参考这就可以完成商用IP设计。若有NVME或RDMA 产品及项目需求，请看B站视频后联系。
[color=rgba(0, 0, 0, 0.75)]根据IP适用性技术需求分析，总结得出具体技术指标如表1 所示。
表1 高速数据传输项目技术指标表
[color=rgba(0, 0, 0, 0.75)]基于以上性能指标，基于 FPGA 的 RoCE v2 IP具有以下特点：
（1）基于 IBTA 1.5 协议规范，支持 RoCE v2 标准协议传输，同时支持 ARP协议和 ICMP 协议。
[color=rgba(0, 0, 0, 0.75)]（2）基于 Xilinx CMAC 集成块进行开发并独立设计 UDP/IP 协议栈。一方面，CMAC 集成块具有多种版本，并且适用平台多，因此本数据传输系统能够部署在支持 CMAC 集成块的 FPGA 开发板上。另一方面，独立设计 UDP/IP 协议栈能够让本设计具有更高的数据传输性能并进一步降低资源占用。
[color=rgba(0, 0, 0, 0.75)]（3）采用纯逻辑电路开发。设计基于纯逻辑电路，可以脱离 MCU 控制独立运行，兼容 SoC 环境与纯逻辑环境。
[color=rgba(0, 0, 0, 0.75)]（4）使用标准 AXI 总线接口，设计使用标准化的 AXI4 及 AXI-Stream 总线接口进行数据传输，同时使用标准化的 AXI-Lite 总线接口提供系统控制功能，在保证传输性能的同时，使得本设计更容易集成到应用、生产环境中。
[color=rgba(0, 0, 0, 0.75)]（5）多队列并行管理及控制。支持最大 QP 数量为 8，支持 SQ 最大单队列深度为 1024，最大总队列深度为 8192，支持系统运行过程中进行创建队列、删除队列、队列更改等操作。
[color=rgba(0, 0, 0, 0.75)]（6）DMA 传输。通过配置 DMA 寄存器实现直接的数据传输请求，同时使用突发传输来提高数据传输性能。
[color=rgba(0, 0, 0, 0.75)]B站已给出相关性能的视频，如想进一步了解，请搜索B站用户：专注与守望
[color=rgba(0, 0, 0, 0.75)]https://www.bilibili.com/video/BV1mPV5eCE8z/?spm_id_from=333.337.search-card.all.click&vd_source=c355545d27a44fe96188b7caefeda6e7
| 
