本帖最后由 HEYsir 于 2012-6-26 15:14 编辑
我用VHDL语言写一个LCD屏的内容显示，在max-plusII软件上调试。结果在下面程序段出错：
出错一：
architecture contral of LCD is
......
type Ram is array(0 to 15) of std_logic_vector(7 downto 0);
constant MyRamUp:Ram:=(x"46",x"68",x"69",x"73",x"20",x"49",x"73",x"20",x"4d",x"79",x"20",x"46",x"69",x"72",x"73",x"74");
--This Is My First
constant MyRamDown:Ram:=(x"20",x"20",x"46",x"50",x"47",x"41",x"20",x"50",x"72",x"6f",x"67",x"72",x"61",x"6d",x"20",x"20");
--FPGA Program
signal LCD_Clk : std_logic :='0';
signal datacnt : integer range 0 to 15;
begin
.......
Error:line 28:File e:\fpga:Unsupported feature error:aggregates are supported only for types that map to an array of bits.
本人根本不知道如何解决。百度下发现有我那样应用的带买看到错。有错的，也没有人解决。就看到说好像是软件不支持。求帮助！
出错二：signal datacnt : integer range 0 to 15：=1;
主要是第一个问题，急死人了！！ | 
楼主
标题置顶
标题高亮
