[软件资料] HCLK配置示例(以CW32F030为例)

[复制链接]
29|3
cr315 发表于 2025-12-19 10:40 | 显示全部楼层 |阅读模式
c
#include "cw32f030.h"

void SystemClock_Config(void) {
    // 1. 启用外部高速晶振(HSE)
    RCC->CR |= RCC_CR_HSEON;
    while (!(RCC->CR & RCC_CR_HSERDY)); // 等待HSE稳定

    // 2. 配置PLL(假设HSE=8MHz,PLL倍频至48MHz)
    RCC->CFGR &= ~RCC_CFGR_PLLSRC;    // 选择HSE作为PLL源
    RCC->CFGR |= RCC_CFGR_PLLMUL6;   // PLL倍频系数=6(8MHz*6=48MHz)
    RCC->CR |= RCC_CR_PLLON;         // 启用PLL
    while (!(RCC->CR & RCC_CR_PLLRDY)); // 等待PLL稳定

    // 3. 切换系统时钟至PLL输出(SYSCLK=48MHz)
    RCC->CFGR &= ~RCC_CFGR_SW;
    RCC->CFGR |= RCC_CFGR_SW_PLL;
    while ((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS_PLL); // 等待切换完成

    // 4. 配置HCLK分频系数(SYSCLK不分频,HCLK=48MHz)
    RCC->CFGR &= ~RCC_CFGR_HPRE; // HPRE=1(不分频)

    // 5. 配置Flash等待周期(HCLK=48MHz时插入1个等待周期)
    FLASH->CR2 |= FLASH_CR2_WAIT_1;
}
小夏天的大西瓜 发表于 2025-12-22 13:07 | 显示全部楼层
HCLK配置示例
中国龙芯CDX 发表于 2025-12-22 13:40 | 显示全部楼层
HCLK配置示例很详细的
星辰大海不退缩 发表于 2025-12-23 12:59 | 显示全部楼层
HCLK配置
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1695

主题

7320

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部
0