发新帖我要提问
返回列表
打印
[verilog]

应用指南 XAPP553 - 7 系列 FPGA 的可扩展 SerDes 成帧器接口 (SFI-S)

[复制链接]
1329|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
onlyrcy|  楼主 | 2012-6-26 23:10 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
App, 接口, serdes, FPGA, Gbps
SFI-S IP 参考设计旨在实现基于 SerDes 的 PHY 规范，将 OTN 成帧器和 FEC 处理器连接到光学模块。SFI-S 是一个使用 CEI SR 电气的点对点接口。参考设计使用 10 个数据通道和一个去歪斜通道，其中每个通道都在 11.18 Gbps 速率下运行，可为 Xilinx 7 系列 FPGA 提供 111.8 Gbps 的总带宽。

xapp553-scalable-serdes-framer-interface[1].pdf

1.75 MB

使用特权

评论回复 赏

相关下载

相关帖子
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

onlyrcy

0

主题

175

帖子

0

粉丝