|
在 RISC-V 架构中，i-cache（指令缓存）异常的处理机制主要依赖于异常向量表和异常处理程序。当处理器在执行指令时遇到缓存未命中或访问错误时，会触发异常并跳转到对应的异常处理程序。 典型处理流程如下： 异常检测：当处理器尝试从指令缓存中获取指令时，若发生错误（如地址未对齐、权限错误等），会设置 mcause 寄存器中的异常码，表明是缓存相关的异常。 跳转到异常处理程序：通过 mtvec 寄存器设置的中断向量表，处理器会跳转到预先定义好的异常处理入口点。 保存上下文：在进入异常处理程序之前，需要保存当前的寄存器状态，包括返回地址（ra）和调用者保存寄存器（如 s0-s6）等，以便在处理完成后能够正确恢复执行。 异常类型判断：通过读取 mcause 寄存器的值来判断异常的具体类型。对于 i-cache 异常，通常会有一个特定的异常码（如 12），用于区分其他类型的异常。 执行恢复逻辑： 如果是缓存未命中，可以尝试刷新缓存或重新加载指令。 如果是权限错误，可能需要检查访问权限并进行相应的处理。 在某些情况下，异常处理程序可能需要重新执行当前指令或跳转到错误恢复路径。
恢复执行：在完成异常处理后，通过 mret 指令恢复到异常前的执行状态，继续执行后续指令。
这种机制确保了在 i-cache 异常发生时，系统能够稳定地进行错误处理并恢复正常的指令执行流程。
| 
