内部上拉问题

发表于 2012-7-2 19:23

69P24，芯片上电初始化，设置端口(我用到的是PB0口)为输入上拉，端口置1。外部无上拉电阻。悬空端口，理论上设置完成后检测到的信号应该为高电平信号。但是实际是在上电200ms左右的时间内检测到的是低电平信号。

发表于 2012-7-2 19:25

需要设置内部上拉有效时间吧

发表于 2012-7-2 19:27

嗯，需要多长呢？

发表于 2012-7-2 19:30

PB0是高压烧写口，open-drain的，没有寄存器设置上拉

发表于 2012-7-2 19:32

疏忽了，原来端口留做它用的。

发表于 2012-7-2 19:34

晕啊

发表于 2012-7-2 19:35

哎，后来有改动就直接拿来用了，忘了这个问题

发表于 2012-7-2 19:39

还好觉悟的快

发表于 2012-7-2 19:41

呵呵，是啊，先结贴了

发表于 2012-7-2 19:42

多谢各位