内部上拉问题

[复制链接]
6664|9
 楼主| lium 发表于 2012-7-2 19:23 | 显示全部楼层 |阅读模式
69P24,芯片上电初始化,设置端口(我用到的是PB0口)为输入上拉,端口置1。外部无上拉电阻。悬空端口,理论上设置完成后检测到的信号应该为高电平信号。但是实际是在上电200ms左右的时间内检测到的是低电平信号。
guoyt 发表于 2012-7-2 19:25 | 显示全部楼层
需要设置内部上拉有效时间吧
 楼主| lium 发表于 2012-7-2 19:27 | 显示全部楼层
嗯,需要多长呢?
hanwe 发表于 2012-7-2 19:30 | 显示全部楼层
PB0是高压烧写口,open-drain的,没有寄存器设置上拉
 楼主| lium 发表于 2012-7-2 19:32 | 显示全部楼层
疏忽了,原来端口留做它用的。
yufe 发表于 2012-7-2 19:34 | 显示全部楼层
 楼主| lium 发表于 2012-7-2 19:35 | 显示全部楼层
哎,后来有改动就直接拿来用了,忘了这个问题
llia 发表于 2012-7-2 19:39 | 显示全部楼层
还好觉悟的快
 楼主| lium 发表于 2012-7-2 19:41 | 显示全部楼层
呵呵,是啊,先结贴了
 楼主| lium 发表于 2012-7-2 19:42 | 显示全部楼层
多谢各位
您需要登录后才可以回帖 登录 | 注册

本版积分规则

915

主题

9578

帖子

3

粉丝
快速回复 在线客服 返回列表 返回顶部