多路 ADC 轮询采样，相邻通道数值互相干扰如何隔离？

发表于 2026-6-8 21:59

发表于 2026-6-12 10:02

先明确核心成因

发表于 2026-6-25 15:39

硬件端各通道增设 RC 滤波，模拟线路独立布线，模拟地单点汇接。软件延长通道切换稳定延时，避免切换瞬间采样。采用分时轮询、单次转换模式，减少通道间串扰。合理配置 ADC 采样时序与参考源，必要时增加电压跟随器做信号隔离。

发表于 2026-6-13 10:25

采用低噪声LDO为ADC模块独立供电，避免多通道共享电源导致的噪声耦合

发表于 2026-6-13 12:41

使用独立芯片，并在VREF引脚并联22μF电解电容+100nF陶瓷电容，稳定基准源

发表于 2026-6-13 14:55

若多路ADC共享同一电源网络，需在电源输入端增加磁珠或π型滤波器，阻断高频噪声通过电源线传播

发表于 2026-6-13 17:08

严格划分模拟地和数字地，采用单点星型接地方式，通过0Ω电阻或磁珠连接，避免大电流回路污染模拟地

发表于 2026-6-13 13:37

多路模拟开关寄生电容、通道残余电荷、电源阻抗、地线耦合、输入阻抗不匹配、切换建立时间不足

发表于 2026-6-13 19:19

高阻抗信号源需添加电压跟随器，降低输出阻抗，避免因阻抗失配导致信号反射或采样保持电容充放电异常

发表于 2026-6-13 21:31

每个ADC通道的地线单独走线，采用星型拓扑连接至主接地点，避免共用地线导致的地弹干扰

发表于 2026-6-14 08:51

外部并联滤波电容，容值至少为内部采样保持电容的8192倍，确保采样前外部电容电平与输入信号一致，减少切换通道时的瞬态波动

发表于 2026-6-14 11:09

驱动运放紧靠ADC放置，缩短高阻抗节点走线长度；传感器至运放的输入线远离高速数字线，减少电磁干扰。

发表于 2026-6-14 13:27

通道切换后预留保持时间，确保采样保持电容充分充放电至目标电压。例如，STM32示例中切换通道后延时1-10μs，具体时间需根据RC时间常数调整

发表于 2026-6-14 15:56

断开所有输入信号，测试各通道本底噪声，应小于1LSB，若超标需检查接地和去耦电路

发表于 2026-6-14 10:30

不同ADC通道的模拟信号线应分开布线，避免平行或交叉，减少电磁耦合；信号线尽量短，远离数字信号线和电源线。

发表于 2026-6-14 14:49

连续采样中，只有第一次受前通道串扰最大，后续几次逐渐稳定。平均后极大削弱了串扰权重。

发表于 2026-6-14 15:16

外部电容相当于一个“局部电荷库”。当内部采样电容切换并需要电荷时，主要由外部电容瞬间提供，而无需通过高阻抗的信号源远距离拉取电荷，稳定了引脚电压。

发表于 2026-6-18 10:49

如何判断ADC残留电荷是否清除干净

发表于 2026-6-18 12:14

轮询方式本身不是问题根源，关键在于采样保持阶段是否彻底。

发表于 2026-6-18 13:20

给内部电容更多的时间通过外部信号源进行充放电。采样时间越长，残留电压的影响越小。

[牛人杂谈] 多路 ADC 轮询采样，相邻通道数值互相干扰如何隔离？