冲刺130W/in³：极致功率密度AI算力服务器电源（CRPS）PSU的前端拓扑革命与碳化硅深水区——倾佳电子 杨茜 写给AIDC算力电源工程师的一份器件级深度笔记
大家好，我是倾佳电子的杨茜。这两年我跑AIDC算力电源客户跑得最多，从SST固态变压器、SSCB固态断路器，到数据中心HVDC母线、再到机柜里那一排排CRPS服务器电源，几乎每一个环节都在被同一件事推着走——功率密度。
今天这篇我不讲虚的。GPU的功耗已经从几百瓦冲到单卡700W、1000W甚至更高，一个AI训练机柜动辄几十上百千瓦，但留给电源的物理空间却几乎没变。CRPS（Common Redundant Power Supply）这个标准化机箱，宽度被卡死，深度被卡死，工程师能腾挪的就那么点体积。于是整个行业的功率密度从早年的50W/in³、70W/in³，一路被逼到现在向130W/in³发起冲击，头部方案甚至在谈150W/in³以上。
功率密度每往上抬一档，本质上是在跟三件事死磕：效率（损耗变成热，热又吃掉空间）、开关频率（频率上去磁性元件才能缩小）、以及热管理（散热器一大，密度神话立刻破功）。而这三件事，最后几乎都收敛到一个器件选择上——前端用什么开关管，后级用什么开关管。
这篇我想从最前端的无桥图腾柱PFC讲起，一路讲到后级的全桥LLC，把每一个环节卡住功率密度的"深水区"痛点拆给你看，再用碳化硅（SiC）MOSFET真实的数据手册参数告诉你，为什么这块硬骨头现在能啃下来了。文章里我会拿基本半导体（BASiC）这几颗料做例子——650V/25mΩ的B3M025065L（TOLL封装）和B3M025065Z（TO-247-4），以及650V/40mΩ的B3M040065L/Z系列——它们刚好覆盖了PFC主开关和后级DC-DC这两个不同的战场。所有数字我都是从手上这几份Rev.0.1/0.2的datasheet里抠出来的，不玩虚的。
一、为什么是图腾柱PFC？前端整流的"绝对主力"是怎么坐上王座的 先把背景交代清楚。任何一个CRPS电源，交流市电进来第一关就是PFC（功率因数校正），它要干两件事：把输入电流校正成正弦、跟电压同相位（满足谐波标准、把功率因数做到0.99以上），同时把整流后的母线电压抬到400V左右给后级用。
传统方案是"全桥整流 + Boost PFC"。问题出在哪？整流桥那四颗二极管，全程都在导通损耗里。无论你后面的Boost开关管多牛，输入电流先要穿过两颗串联的整流二极管，每颗压降零点几伏到一伏多，在3kW的电源里这部分损耗就是几十瓦白白烧掉。功率密度冲刺到130W/in³的时候，这几十瓦是绝对不能忍的。
图腾柱无桥PFC（Totem-Pole PFC） 的精髓，就是把那个传统整流桥干掉了。它用一个"快桥臂"（高频开关臂）加一个"慢桥臂"（工频换向臂）的结构，让电流路径上永远只有一个MOSFET的导通压降，而不是二极管+MOSFET的叠加。理论效率天花板被一下子顶到了99%以上。这就是为什么我说它是当前高效率前端整流绝对主力的原因——它不是"一种选择"，它几乎是冲击极致密度时的"唯一解"。
但是——图腾柱PFC有一个天生的诅咒：它的快桥臂工作在**硬开关（hard-switching）连续导通模式（CCM）**下，开关管的体二极管要参与续流。而硅基（Si）MOSFET的体二极管反向恢复电荷（Qrr）大得吓人，在CCM图腾柱里会直接引发桥臂直通、巨大的电流尖峰和EMI灾难。所以在SiC成熟之前，图腾柱PFC一直是"实验室里很美、量产里很怕"的拓扑。
碳化硅，恰恰是解开这个诅咒的钥匙。
二、深水区之一：过零点失真（Zero-Crossing Distortion）——魔鬼藏在正弦波穿越零点的那一瞬间图腾柱PFC量产化最难啃的一块骨头，就是过零点失真。
我先把现象说清楚：输入电压每半个工频周期会穿过零点一次（50Hz就是每10ms一次）。在零点附近，那个"慢桥臂"要完成极性换向——上一刻还是上管接母线正、下管接地，下一刻要整个反过来。在这个换向的瞬间，几件糟糕的事情会同时发生：
第一，电流方向要翻转，但电感电流不能突变。 过零点附近输入电压很低，给电感储能/释能的能力很弱，控制环路在这里最容易"跟不上"，电流波形就会出现一个明显的畸变缺口（俗称"鸡爪"或者"过零毛刺"），直接拉高总谐波失真THD。
第二，桥臂的结电容要被充放电。 换向那一刻，开关管漏源极之间的输出电容Coss上的电荷要被强行倒腾。这里就引出了第一个关键的器件参数——Coss和它的时间相关等效电容Co(tr)。
为什么Co(tr)重要？因为在过零换向、在ZVS（零电压开通）能否实现的判定里，真正决定"需要多少电荷、多少时间把桥臂中点电压翻过去"的，不是datasheet首页那个静态的Coss，而是时间相关等效输出电容Co(tr)——它是在0到400V电压区间里、按时间积分等效出来的那个电容值。
来看BASiC这颗B3M025065L（25mΩ，图腾柱主开关定位）的真实数据：
- 输出电容 Coss = 180 pF（VDS=400V，f=100kHz）
- 能量相关等效电容 Co(er) = 250 pF
- 时间相关等效电容 Co(tr) = 365 pF（VGS=0V, 0V<VDS<400V）
365pF这个数字意味着什么？意味着在过零换向时，桥臂中点要翻越400V，需要倒腾的电荷量大约是 Q = Co(tr)×V ≈ 365pF × 400V ≈ 146nC。这个电荷量越小，换向越干脆、过零点附近的电压建立越快、失真窗口越窄。SiC器件相比同电流等级的Si超结MOSFET，Coss在高压段陡降得非常快（你看datasheet第7页那张Capacitance vs. VDS的图，Coss在100V以后就一路俯冲到几十pF量级），这正是它能把过零失真压下去的物理根基。
第三，也是最致命的——体二极管反向恢复。 过零点换向时，原本在续流的那颗管子的体二极管要被强制关断，它存储的反向恢复电荷Qrr会瞬间灌成一个尖峰电流。Si MOSFET体二极管的Qrr常常是几百上千nC，这个尖峰足以在过零点制造出剧烈的电流毛刺和振铃。
我们看SiC这边的数字（B3M025065L，Tj=25°C）：
- 反向恢复电荷 Qrr = 190 nC
- 反向恢复时间 trr = 14 ns
- 峰值反向恢复电流 Irrm = 22 A
注意这个trr——14纳秒。SiC的体二极管反向恢复是"准无恢复"特性，trr极短、Qrr相比Si低一个数量级。这意味着在图腾柱CCM硬开关下，过零换向产生的反向恢复尖峰被压到极低，电流毛刺、EMI、以及由此导致的THD恶化全部被釜底抽薪。这就是为什么图腾柱PFC从"不敢量产"变成"主力拓扑"的根本转折点——不是控制算法突然变聪明了，是器件的物理特性变好了。
当然，过零点失真不可能纯靠器件解决，控制层面还有一套组合拳：在过零附近做电流前馈补偿、用变频或burst策略减小换向应力、精细处理慢桥臂的死区与换向时序。但器件是地基，地基不稳，算法补得再花哨也是空中楼阁。SiC低Qrr、低Co(tr)的特性，把这个地基浇成了混凝土。
三、深水区之二：雷击浪涌保护——前端要扛得住"天上来的那一下"第二个量产深水区，是浪涌（Surge）尤其是雷击浪涌的防护。
CRPS电源接的是真实电网，电网上的雷击感应、设备投切产生的浪涌，会以几百伏甚至上千伏的瞬态尖峰、几十安到上百安的瞬态电流砸到PFC前端。图腾柱PFC因为去掉了整流桥，开关管直接"裸露"在交流输入侧，浪涌防护的压力比传统拓扑更大。
这里SiC器件的两个特性帮了大忙：
第一是高雪崩耐量（Avalanche Ruggedness）。 这四颗料的datasheet在Features里第一条之后就明确标注了"Avalanche Ruggedness"。雪崩耐量意味着当浪涌电压瞬间把器件顶过击穿电压时，器件能在雪崩模式下耗散掉一部分浪涌能量而不损坏——相当于器件自身就是最后一道泄能闸门。
第二是650V的电压裕量配合750V左右的实际雪崩耐压。 B3M025065L的额定VDS是650V，但在400V母线应用里，650V的等级给浪涌钳位、给MOV/TVS之后的残压留出了健康的裕量。datasheet里漏源击穿电压V(BR)DSS的最小值就是650V（VGS=0V, ID=100μA实测条件），这是硬性保证。
但我必须把话说在前面，给工程师提个醒：雪崩耐量不是浪涌防护的全部，更不能拿器件去硬抗雷击。 正确的工程做法永远是分级泄能——前端MOV/GDT做粗保护，TVS做精细钳位，X/Y电容滤高频，最后才轮到开关管自身的雪崩耐量做"兜底"。SiC的高雪崩耐量让你的兜底环节更可靠、让保护电路的设计裕量更从容，但它替代不了完整的浪涌防护链路。这是我跟客户反复强调的一点——别因为器件结实就省了前级保护，那是拿可靠性赌运气。
四、宽禁带半导体的渗透：硅基为什么"翻车"，SiC凭什么接棒讲完拓扑层面的两个深水区，我们把镜头拉近到器件本身，回答一个根本问题：为什么在极高频下，必须是SiC？
逻辑链条其实很朴素：功率密度要上去 → 磁性元件（电感、变压器）的体积要缩小 → 开关频率必须提高（频率翻倍，同样感量的磁芯体积大致可以减半）→ 但频率一高，开关损耗就成了主导损耗。
硅基器件在这一步就"翻车"了。Si MOSFET的开关损耗、尤其是它那个又大又慢的体二极管反向恢复损耗，会随频率线性甚至超线性地往上涨。你想把图腾柱PFC推到几百kHz？硅基管子的损耗会让效率曲线直接跳水，热全堆在那一小块PCB上，散热器越加越大，功率密度的账反而算亏了。这就是行业里常说的——硅基器件在高频下"娇气"得很，稍微一逼就损耗失控。
SiC（碳化硅）凭什么接棒？三个硬指标：
1）极低的开关损耗。 看B3M025065L的switching characteristics（VDC=400V, ID=50A, RG=10Ω, Tj=25°C，体二极管做续流）：
- 开通能量 Eon = 290 μJ
- 关断能量 Eoff = 175 μJ
- 开通延迟 td(on) = 10 ns，上升时间 tr = 30 ns
- 关断延迟 td(off) = 40 ns，下降时间 tf = 10 ns
这个开关速度——上升/下降沿都在10~30ns级别——意味着器件在开关瞬间停留在"既有电压又有电流"的高损耗区间的时间极短。频率从100kHz拉到300kHz，开关损耗虽然会涨，但因为单次能量本来就低，总损耗仍然可控。
而且注意一个细节：如果把续流二极管从体二极管换成外置SiC肖特基二极管（datasheet里用B3D40065H做FWD），开通能量Eon从290μJ直接降到194μJ——降幅超过30%。因为外置SiC SBD几乎没有反向恢复，主开关开通时不用再去"消化"续流管的反向恢复电荷。这给系统工程师一个明确的优化方向：在最高频、最在意效率的方案里，图腾柱快桥臂可以考虑"SiC MOSFET + 并联SiC SBD"的组合。
2）极低的反向恢复（前面已经讲过，Qrr=190nC、trr=14ns）。 这一条在硬开关的图腾柱里是决定性的。
3）高温下的稳定性。 SiC的另一个杀手锏是高温特性好。看同一颗料在Tj=175°C下的开关能量：Eon=293μJ、Eoff=165μJ——跟25°C的290μJ/175μJ几乎没什么变化。开关损耗几乎不随结温恶化，这对功率密度至关重要：因为高密度电源内部温度本来就高，器件如果"一热就损耗暴涨"，就会陷入"越热越耗、越耗越热"的热失控死循环。SiC把这个循环掐断了。
再补一个导通损耗的维度。B3M025065L的RDS(on)典型值25mΩ（VGS=18V），但你要关注它随温度的漂移——看datasheet第7页那张归一化导通电阻曲线，从25°C到175°C，RDS(on)大约涨到1.6~1.7倍左右。这个温度系数为正（正温度系数，利于并联均流），且涨幅远比同等级Si器件温和。在25mΩ这个基础上即便涨到40多mΩ，对于一个3kW、母线电流不到10A有效值的图腾柱主开关来说，导通损耗依然在可接受范围。
五、TOLL封装的Kelvin源极：被严重低估的"开关速度释放器"现在讲一个我特别想展开的点，也是很多工程师选型时容易忽略、但恰恰是"完全释放SiC开关速度"的关键——封装，以及封装里的那根开尔文源极（Kelvin Source）引脚。
SiC的芯片开关速度极快，di/dt可以做到几千安每微秒。但芯片快不等于系统快——如果封装拖后腿，再快的芯片也释放不出来。罪魁祸首就是共源极电感（Common Source Inductance, CSI）。
我用datasheet的引脚定义把这个问题讲透。看B3M025065L的TOLL封装（document里写得很清楚）：
- backside（背面）= 漏极 Drain
- Pin1 = 栅极 Gate
- Pin2 = 开尔文源极 Kelvin Source
- Pin3,4,5,6,7,8 = 功率源极 Power Source
关键就在Pin2这根独立的Kelvin Source。
没有Kelvin源极的传统封装（比如标准TO-247-3、TO-220）是什么情况？ 栅极驱动回路和大电流的功率回路共用同一根源极引脚。当漏极电流以几千A/μs的速率变化时，这根共用源极引脚上的寄生电感会感应出一个电压 V = L×(di/dt)。这个感应电压直接串进了栅极驱动回路里，跟你的驱动电压"对着干"：
- 开通时，源极电感的感应电压会抵消一部分驱动电压，把栅极实际电压拉低，让开通变慢、开通损耗变大；
- 更糟的是它会引起栅极电压振铃，严重时把栅极顶过阈值造成误开通，或者在关断时把栅极拉到负压击穿栅氧。
这就是"芯片很快、系统却快不起来"的根本原因——共源极电感把开关速度死死摁住了。
开尔文源极（Kelvin Source）的解法非常优雅： 它从芯片源极焊盘单独引出一根只走驱动小信号、不走功率大电流的引脚（Pin2）。驱动回路接到Kelvin Source上，功率回路走Power Source（Pin3-8）。这样一来，功率回路那几千A/μs的di/dt产生的感应电压，就被隔离在了栅极驱动回路之外。栅极看到的是干净的驱动电压，开关速度得以完全释放，开关损耗随之下降，振铃和误触发的风险也大幅降低。
这就是为什么在图腾柱PFC这种高频硬开关、对开关速度极度敏感的应用里，我强烈建议用带Kelvin源极的封装——TOLL（B3M025065L）或者TO-247-4（B3M025065Z）。
顺便把TOLL封装本身的优势也点一下：
- TOLL是表贴（SMD）封装，相比插件的TO-247，它贴装一致性好、批量生产自动化程度高、寄生电感更低、PCB布局更紧凑——这些全都直接服务于"功率密度"这个终极目标。
- 它有8个引脚，其中6个是并联的功率源极，载流能力强、热路径短（背面直接是漏极散热焊盘）。
- B3M025065L在TOLL封装下连续漏极电流ID可以做到108A（Tc=25°C），结到壳热阻Rth(jc)=0.40 K/W。
而同样芯片的TO-247-4版本B3M025065Z，因为TO-247本体散热面积更大，ID略高到111A、Rth(jc)更低到0.38 K/W——所以选型时有个朴素的权衡：追求极致密度和自动化贴装选TOLL，追求单管散热能力和大功率插件方案选TO-247-4。 两者芯片同源、电参数几乎一致，给了方案设计很大的灵活度。
六、后级DC-DC：全桥LLC谐振变换器，以及40mΩ器件为什么是这里的"备选最优解"PFC把母线稳定在400V之后，后级DC-DC负责把400V降压、隔离，变成服务器主板要的12V或48V母线。在CRPS这种高密度场景，后级几乎清一色用LLC谐振变换器（全桥LLC或半桥LLC），原因很简单——LLC能实现原边开关管的ZVS（零电压开通） 和副边整流管的ZCS（零电流关断），开关损耗天然就低，最适合往高频、高密度推。
但LLC对器件的要求，和图腾柱PFC不完全一样，这正是我把40mΩ的B3M040065L/Z定位成后级"备选"的逻辑所在。
全桥LLC的器件应力特点：
- 原边是软开关（ZVS）为主，对Qrr的敏感度不如硬开关图腾柱那么极端。 ZVS下开关管开通前漏源电压已经被谐振到零，开通损耗几乎为零，所以LLC原边对器件的核心诉求从"低Qrr"转向了"低导通损耗 + 合适的Coss以保证ZVS"。
- ZVS的实现，恰恰依赖Coss/Co(tr)。 LLC要在死区时间内靠励磁电流把桥臂中点的电压谐振翻转过去（给一只管的Coss充电、另一只放电），才能实现ZVS。这里Coss不能太大（太大则励磁电流不够翻转、丢失ZVS），也不能太小（太小则dv/dt过高引发EMI）。Co(tr)在这里是直接决定ZVS死区设计的核心参数。
来看B3M040065L（40mΩ，后级DC-DC定位）的数据：
- 输出电容 Coss = 130 pF
- 能量相关等效电容 Co(er) = 150 pF
- 时间相关等效电容 Co(tr) = 204 pF
- 输入电容 Ciss = 1540 pF，反向传输电容 Crss = 7 pF
- 总栅极电荷 QG = 60 nC（25mΩ那颗是98nC）
注意40mΩ这颗的Coss（130pF）和Co(tr)（204pF）明显比25mΩ那颗（180pF/365pF）小——这是芯片面积更小的必然结果。在LLC里，更小的Co(tr)意味着ZVS更容易实现、死区可以做得更短、轻载下也更容易保持软开关。 这就是为什么后级DC-DC我倾向于推40mΩ这一档：后级单管承担的电流比PFC主开关小，40mΩ的导通损耗完全够用，而它更小的Coss/QG带来的是更好的轻载ZVS特性和更低的驱动损耗。
3. 栅极电荷QG直接关系到驱动损耗和驱动器选型。 B3M040065L的QG=60nC，相比25mΩ的98nC低了近40%。在高频LLC里，驱动损耗 P_drive ≈ QG × Vdrive × f，QG低意味着同样频率下驱动功耗更省，对几百kHz的LLC来说这笔账很实在。
4. 后级整流如果用SiC MOSFET做同步整流，低Qrr同样重要。 副边整流管在断续或轻载工况下也可能进入硬换流，这时SiC的低Qrr又回来帮忙了。B3M040065L的Qrr=100nC、trr=11ns，做副边同步整流也很从容。
我把这两档器件的定位关系，用一句话总结给客户：
25mΩ的B3M025065L/Z——前端图腾柱PFC主开关首选，看中的是它低Qrr（190nC/14ns）扛硬开关、大电流（108~111A）、低导通损耗顶住PFC母线电流。
40mΩ的B3M040065L/Z——后级全桥LLC原边/同步整流备选优解，看中的是它更小的Co(tr)（204pF）易实现ZVS、更低的QG（60nC）省驱动损耗、40mΩ导通损耗对后级电流绰绰有余。
两档同平台、同封装选项（都有TOLL和TO-247-4版本），让一套电源的前后级可以用同一供应商、同一驱动设计平台覆盖，BOM和验证成本都能省下来。
七、门极驱动设计：完全释放SiC开关速度的"最后一公里"器件选对了、封装选对了，最后还有"最后一公里"——门极驱动设计。SiC的开关速度优势能不能落地，一大半要看驱动设计的功力。我把几个关键点拆给工程师：
1）驱动电压：用足-5V/+18V这个推荐窗口。 这四颗料的datasheet都明确给出推荐栅源电压VGSop。以25mΩ的B3M025065L为例，开关测试条件就是VGS=-5V/+18V。
- +18V开通：SiC MOSFET需要足够高的正向驱动电压才能把沟道完全打开、把RDS(on)压到datasheet标称的25mΩ。如果只给+15V，导通电阻会明显偏高（datasheet第2页给了VGS=15V的RDS(on)对比，比18V那栏更大）。所以高效率方案一定要给到+18V。但注意栅源最大额定VGSmax是-5/+18（绝对最大-10/+22），别超。
- -5V关断：负压关断是SiC的"标配防护"。SiC的栅极阈值电压VGS(th)只有2.7V（典型值），比Si低。在高dv/dt关断时，米勒电容Crss耦合过来的电荷很容易把栅极顶到阈值以上造成误开通。用-5V负压关断，等于在阈值之下又压了一道安全余量，把误开通的风险彻底摁死。40mΩ那颗推荐的是-4V/+18V，关断负压略浅，因为它电流等级低、米勒效应相对弱，但负压关断的原则一致。
2）外置门极电阻RG(ext)：在开关速度和EMI/振铃之间找平衡点。 datasheet的开关测试用的是RG(ext)=10Ω（25mΩ料）。RG越小、开关越快、损耗越低，但dv/dt和di/dt越高、EMI和振铃越严重；RG越大则相反。datasheet第10~11页那几张"开关能量/开关时间 vs. RG"的曲线，就是给你做这个权衡的实测依据——你能看到RG从5Ω加到20Ω，Eon/Eoff怎么涨、tr/tf怎么变。工程上的做法是先按10Ω起步，再根据实测EMI和温升微调。 而且很多设计会用"开通RG"和"关断RG"分开走（开通走大电阻抑制Qrr尖峰、关断走小电阻或独立的关断回路加速泄放栅荷防误开通）。
3）内部门极电阻RG(int)要算进去。 这四颗料的RG(int)都是1.4Ω。这个值很小，说明芯片内部分布均匀、驱动响应快。但在做驱动功率和回路设计时，总栅极回路电阻是RG(ext)+RG(int)+驱动器输出阻抗，别漏算。
4）驱动回路的版图——这是Kelvin源极能不能发挥作用的前提。 前面讲了Kelvin源极把功率回路的CSI隔离掉，但前提是你的PCB版图要配合：驱动回路（驱动器输出→RG→Gate→Kelvin Source→驱动器地）要走最短、最小环路面积，驱动器的地一定要接到Kelvin Source（Pin2）而不是Power Source（Pin3-8）。这一步接错，Kelvin引脚就白给了。 我见过不止一个客户，器件选了带Kelvin的封装，结果版图把驱动地接到了功率源极上，开关振铃照样大——白白浪费了好器件。
5）驱动IC与隔离。 高频、高dv/dt的SiC驱动，对驱动IC的共模瞬态抗扰度（CMTI）有很高要求（建议选CMTI≥100kV/μs的隔离驱动），同时要配合有源米勒钳位（Active Miller Clamp）功能进一步防误开通。这部分配合青铜剑技术的隔离驱动方案是很成熟的，这里不展开，需要的工程师可以单独找我聊。
八、把账算到底：这些参数最后怎么变成"功率密度"讲了这么多参数，最后我帮工程师把账收一下口，看这些器件级的数字到底怎么转化成机箱里那个130W/in³的目标。
效率 → 省下的损耗 = 省下的散热体积。 图腾柱PFC用SiC把效率从传统方案的~97%推到~99%，对一个3kW电源，2个百分点就是60W损耗的消失。这60W如果要靠散热器去耗散，需要的散热器体积、风扇风量都是实打实占机箱空间的。损耗降下来，散热器就能缩小，密度才能上去。
频率 → 缩小的磁性元件 = 腾出的体积。 SiC的低开关损耗（Eon=290μJ、Eoff=175μJ且高温几乎不恶化）允许把PFC和LLC的频率往上推。频率翻倍，PFC电感和LLC变压器的体积大致能减半。磁性元件往往是电源里体积最大的几个器件，它们一缩小，密度立刻上一个台阶。
封装 → 低寄生 + 表贴 = 布局更紧凑、热路径更短。 TOLL的SMD表贴 + Kelvin源极 + 0.40K/W的低热阻，让单位面积能塞进更多功率、热也导得出去。
热稳定性 → 不热失控 = 敢于在更高温度、更小空间里工作。 SiC开关损耗几乎不随结温恶化这一条，让设计者敢把器件工作温度往上放、敢把散热裕量往下压，这本身就是密度的来源。
这四件事环环相扣，每一环都指向同一个器件选择。这就是为什么我说，130W/in³的冲刺，本质上是一场宽禁带半导体的渗透战。 拓扑（图腾柱PFC、全桥LLC）提供了战场，碳化硅器件提供了武器，而封装和驱动设计，决定了这把武器能不能用到极致。
写在最后我是倾佳电子的杨茜。AIDC算力电源这条赛道，从SST、SSCB到HVDC再到CRPS，每一个环节我们都在跟客户一起趟。这篇我把服务器电源前端冲刺极致功率密度的几个深水区——过零点失真、雷击浪涌、宽禁带渗透、Kelvin源极、后级LLC的ZVS、门极驱动——用BASiC这几颗650V SiC MOSFET（25mΩ的B3M025065L/Z做PFC主开关、40mΩ的B3M040065L/Z做后级DC-DC）的真实datasheet参数串了一遍，希望对正在做CRPS、做高密度电源选型的工程师朋友有实打实的帮助。
器件的事，参数会说话；落地的事，还得靠工程师把拓扑、封装、驱动、版图这几块拼到一起。这几颗料的样品、详细的开关测试报告、以及配套的青铜剑隔离驱动方案，需要的随时找我——倾佳电子杨茜，咱们用数据说话，把功率密度一档一档往上顶。
|
|
