AI 算力机柜里那根"发烫的铜排"：48V 机架供电架构、中间母线与高压直流到 48V 转换的工程真相作者：倾佳电子 杨茜 面向对象：AIDC 算力电源系统的拓扑工程师、磁路工程师、器件选型工程师 关键词：ORV3 / 48V Rack Power / 中间母线 / HVDC / LLC 谐振 / DAB 双向全桥 / 磁集成 / 平面变压器 / SiC MOSFET
写在前面：为什么我一个做器件的，要先把"供电架构"讲明白我是倾佳电子的杨茜。倾佳电子常年给 AIDC 算力电源系统做核心元器件配套——固态变压器（SST）、固态断路器（SSCB）、算力数据中心的 HVDC 分配，以及 AI 算力服务器里那台 PSU。这几年最直观的感受是：客户找我们的话题，已经从"你这颗管子 RDS(on) 多少、多少钱"变成了"我这套 48V 机架要上 50kW，你帮我把整条链路的器件选型和拓扑边界一起捋一遍"。
这背后是一个很现实的变化：单颗 GPU 的功耗从 300W 一路冲到 700W、1000W，再往 1.2kW、甚至单卡更高走；一个机柜的功率密度从十几 kW 直接干到 50kW、100kW 以上。功率一上来，供电架构里那些过去"无所谓"的损耗，全部变成了要命的热源和效率账。 所以这篇文章我不打算只讲管子，而是从机架那根铜排开始讲起，一层一层往里剥，最后落到器件选型上——因为只有把架构想清楚了，器件才不会选错。
下面按三条主线展开：
- 48V 机架供电架构与中间母线：ORV3 为什么非要把母线电压抬上去；
- 高压直流到 48V 转换：LLC 和 DAB 这两个"主角"各自的脾气；
- 磁集成技术：想把体积做小，绕过不去的那道坎。
第一部分：48V 机架供电架构与中间母线——一笔 I²R 的账，逼着整个行业换电压痛点：12V 母线在 50kW 机柜面前，先"扛不住"的是铜 先说一个最朴素的物理事实。一根母线上传输功率 P，电压 U，电流就是 I = P/U；这根铜排自身有电阻 R，发热损耗是 P_loss = I²R。
注意这里面的关键：损耗跟电流的平方成正比，而电流跟电压成反比。这意味着——
在传输同样功率的前提下，把母线电压从 12V 提到 48V，电流降到原来的 1/4，I²R 损耗直接降到原来的 1/16。
这不是优化几个百分点的事，这是数量级的差别。
我们用一个机柜的实际尺度来体感一下。假设机柜内需要给计算节点送 12kW：
- 12V 母线：电流 = 1000A。这是什么概念？一千安培的电流走机架内的铜排和连接器，铜排得做得跟手腕一样粗，连接器接触电阻上哪怕只有零点几毫欧，单点就是几十瓦的发热，整条链路的分布损耗轻松上百瓦，而且这些热全部堆在机柜里，又得反过来加冷却。
- 48V 母线：同样 12kW，电流降到 250A。铜用量、连接器规格、分布损耗全部松一口气。
这就是行业被逼着从 12V 走向 48V 的根因——不是赶时髦，是 12V 在高功率密度机柜里，铜和热这两笔账先算不过来了。
根因：标准化推手——ORV3 把 48V 直流母线写进了机架规范光有物理动机还不够，要让整个产业链一起动，得有标准。这件事的主要推手就是 ORV3（Open Rack V3）。
ORV3 这套开放机架标准的核心思路之一，就是在机架内部主推 48V 直流母线：
- 机架背后那根贯穿上下的母线（bus bar），统一定义成 48V（实际工作区间通常在 48~54V 这个带宽内浮动，跟充放电状态相关）；
- AC-DC 的前级整流，集中放在机架里的 Power Shelf（电源框） 上，把市电整流并降到 48V，统一灌进母线；
- 各个计算节点（sled）从这根 48V 母线上"取电"，再在板上做后级降压。
这样做的好处是一整套的：母线电压抬高 → 同功率下电流降低 → I²R 损耗骤降 → 铜排和连接器减重降本 → 机柜内发热下降 → 冷却压力缓解 → 还能支撑更高的机柜功率密度。可以说，48V 母线是把"高密度算力机柜"这件事在工程上变得可行的一块基石。
这里要厘清一个常被混淆的层级问题很多工程师跟我聊的时候会把两个"电压"搅在一起，我每次都要先帮客户把层级分清楚，否则选型必错：
层级位置典型电压角色
数据中心配电层机房级、列头柜级±400V / 800V HVDC（高压直流配电）把电送到每一排机柜
机架供电层机架内部母线（Rack Power）48V 直流中间母线ORV3 主推，机柜内分发
板上供电层主板 / 加速卡48V→12V→点负载（0.7~1V 给芯片核心）最后一公里这篇文章讲的"高压直流到 48V 转换"，正是横跨"数据中心配电层"和"机架供电层"之间的那一级隔离 DC-DC——把几百伏的高压直流，安全、高效、隔离地变成机架要用的 48V。 这一级是整条供电链里器件应力最高、拓扑最讲究、效率最敏感的环节，也是我们倾佳电子和客户掰扯最多的地方。
值得一提的是，行业还在往更高走：随着单机柜功率冲破 100kW，连机架供电都开始有声音要把 HVDC 直接拉到机柜、甚至把母线电压继续往上抬，以进一步压低配电电流。但无论上游怎么变，"高压直流 → 48V"这一级隔离变换的存在感只会越来越强，因为 48V 这个安全、成熟、生态完整的中间母线短期内不会被丢掉。
第二部分：高压直流到 48V 转换——LLC 与 DAB，两种性格的"主力机型"把高压直流降到 48V，且要求电气隔离、高效率、高功率密度，业界目前主要在两套拓扑上反复打磨：LLC 谐振变换器和双向主动全桥（DAB）。它们不是谁取代谁，而是各管一摊。我分别说。
2.1 LLC 谐振变换器：靠"软开关"吃饭，依然是单向降压的主流为什么 LLC 是主流？一句话：它能在很宽的工作范围里实现软开关，把开关损耗按到很低，所以能往高频做、往高密度做。
LLC 的谐振腔由三个元件构成：谐振电感 Lr、谐振电容 Cr、励磁电感 Lm。它的精髓在于：
- 原边开关管实现 ZVS（零电压开通）：开关管开通之前，靠谐振腔的电流把开关管两端电压先泄放到零，开通瞬间几乎没有电压电流交叠，开通损耗趋近于零；
- 副边整流实现 ZCS（零电流关断）：电流自然过零时关断，关断损耗也极低。
开关损耗一旦被软开关"摁住"，频率就能往上拉。频率上去了，变压器和滤波元件的体积才能压下来——这是 LLC 能做高功率密度的底层逻辑。
但 LLC 不是没有脾气，它的几个痛点恰恰决定了器件怎么选：
- 它是单向的。 能量只能从高压侧往 48V 侧流，回不去。所以凡是需要"48V 侧的电池往回灌"的场景（比如 BBU 备电联动），LLC 就力不从心了——这正是 DAB 的舞台。
- 调频范围与轻载效率的矛盾。 LLC 靠调频来稳压，输入电压或负载大范围变动时，开关频率要跟着大幅扫动，谐振腔的工作点偏离最优，轻载时 ZVS 容易丢失、循环能量上升、效率掉头向下。
- 谐振参数对一致性极度敏感。 Lr、Cr、Lm 三个参数的配合决定了增益曲线，一旦多模块并联或多管并联，参数离散性会导致环流和均流问题。
LLC 对器件提的要求很明确：
- 原边管要低 Coss（输出电容），因为 ZVS 是靠谐振电流给 Coss 充放电完成的，Coss 越大，实现 ZVS 需要的励磁电流越大，循环损耗越高、轻载 ZVS 越难保住；
- 体二极管要软、Qrr 小、反向恢复温和，因为副边或同步整流的换流过程对体二极管的反向恢复特性很敏感，Qrr 大会带来额外损耗和电压尖峰；
- 多管并联时阈值电压 VGS(th) 和 RDS(on) 一致性要好，否则均流不均、热点集中。
SiC MOSFET 在这几条上天然占优——这个我在第四部分讲器件时细说。
2.2 DAB 双向主动全桥：要双向、要隔离、要跟电池联动，就得请它出场DAB 的热度这两年居高不下，核心就一个原因：它同时具备双向能量流动和电气隔离能力。 在需要电池备份单元（BBU）联动的场景里，几乎是绕不开的选择。
DAB 的结构是高压侧一个全桥、48V 侧一个全桥，中间夹一个高频隔离变压器。控制上靠移相（phase-shift）：调节两个全桥之间的相位差，就能控制能量流动的大小和方向。常见的有单移相（SPS）、扩展移相（EPS）、双移相（DPS）、三移相（TPS）几种调制方式，本质都是在"相位"这个自由度上做文章，去优化效率和软开关范围。
为什么 BBU 场景非它不可？ 设想一下数据中心的掉电瞬间：
- 正常时，能量从高压直流侧 → 经 DAB → 给 48V 母线供电，同时给 BBU 电池充电（能量正向流）；
- 市电一掉，BBU 电池要立刻反过来，从 48V 侧 → 经 DAB → 顶上去维持母线（能量反向流）。
这种充放电双向、且必须电气隔离的需求，LLC 干不了，DAB 正好对口。所以你会看到，凡是把 BBU 和供电变换深度耦合在一起的新架构，DAB 的身影就特别浓。
DAB 同样有它的工程坑：
- 回流功率（reactive power circulation）。 单移相控制下，轻载或电压不匹配时，变压器里会有大量"来回荡"的无功电流，不传递有效功率却实打实地产生损耗和器件应力——这也是为什么大家要搞 EPS/DPS/TPS 这些多自由度调制，本质就是去压回流功率。
- 轻载 ZVS 丢失。 DAB 的软开关范围跟移相角、电压匹配度强相关，轻载时很容易掉出 ZVS 区间，开关损耗陡增。
- 变压器电流应力与死区敏感。 移相控制下变压器电流波形是梯形甚至三角形，RMS 电流偏大，对绕组损耗和器件导通损耗都不友好；死区设置稍有不慎，还会引入直通或环流。
DAB 对器件的要求比 LLC 更"全能"：因为它是有源全桥、双向工作，两侧开关管既要导通也要承受换流，低 Coss、低 Qrr、低 RDS(on)、好一致性一个都不能少，而且对动态特性（dv/dt、di/dt 可控性）要求更高。
小结：怎么选？我给客户的经验法则是：
- 纯降压、不要求回灌、追极致效率密度 → LLC（半桥或全桥 LLC）；
- 要双向、要跟 BBU 充放电联动、要隔离 → DAB；
- 很多新平台干脆是两者并存：主供电链路用 LLC 做高效降压，BBU 联动那一路用 DAB 做双向。
无论哪条路，变压器和谐振电感的体积都是压在头上的那座山——这就引出第三部分。
第三部分：磁集成技术——想把体积做小，绕不过的那道坎 前面反复说 LLC、DAB 靠高频化来压缩体积。但高频化之后，整个变换器里最大、最重、最难搞的，往往就剩下磁性元件了。磁集成，就是"在不牺牲性能的前提下，把磁性元件做小、做扁、做一致"的工程艺术。 这也是当前 AIDC 电源研发里公认的难点。
难点一：变压器与谐振电感的磁集成——省了一个元件，却换来了一致性的噩梦LLC 里有一个变压器（含励磁电感 Lm）和一个独立的谐振电感 Lr。最自然的想法是：能不能把 Lr 也集成进变压器，省掉一个磁芯？
技术上是可行的，主流做法有两种思路：
- 利用变压器自身的漏感（leakage inductance）来充当 Lr：把绕组结构刻意设计成有可控漏感，省掉外置电感；
- 用一个磁芯把励磁电感和谐振电感做在一起（集成磁件），通过气隙和绕组排布同时实现 Lm 和 Lr。
听起来很美，但坑就在这里：
漏感是一个"副产品"性质的参数，它对绕组的几何排布、层间距、引线长度极度敏感，批量生产时一致性很难控制。而 LLC 的增益曲线又对 Lr/Lm/Cr 的配合极度敏感——漏感离散个 ±15%，谐振点就飘了，多模块均流、软开关边界全跟着出问题。
所以磁集成不是"省一个元件"这么简单，它把"参数一致性"这个老大难，从外置元件挪进了变压器内部，对绕制工艺和设计仿真的要求陡然上升。
难点二：平面变压器的绕组损耗优化——扁是扁了，铜损却炸了为了进一步压体积、改善散热，平面变压器（planar transformer） 成了高密度电源的标配。它用 PCB 的铜箔层来做绕组，剖面极低、散热面积大、一致性比手绕好得多。
但平面变压器有个绕不过的硬骨头——高频下的绕组损耗（AC 损耗）远比想象中大，主要来自两个效应：
- 趋肤效应（skin effect）：高频电流只在导体表面薄薄一层流动，导体中心几乎不导电，等效 AC 电阻随频率升高而暴涨。
- 邻近效应（proximity effect）：相邻导体（尤其是 PCB 上一层叠一层的铜箔）之间的磁场相互作用，把电流挤向导体边缘，进一步推高 AC 电阻。在多层 PCB 绕组里，邻近效应往往比趋肤效应更狠，是平面变压器铜损的主要矛盾。
优化绕组损耗的工程手段，本质都是在跟这两个效应较劲：
- 原副边交错绕制（interleaving）：把原边和副边的铜箔层交替排布，让磁场在层间相互抵消，大幅压低邻近效应——这是平面变压器降铜损最有效的一招；
- 铜箔厚度与频率匹配：铜箔不是越厚越好，超过趋肤深度的部分基本不导电还增加邻近效应，要按工作频率算趋肤深度来定厚度；
- 绕组并联与层数权衡：通过合理的层数和并联策略，平衡 DC 电阻和 AC 电阻；
- 层间寄生电容的代价：交错绕制虽然降铜损，却会抬高原副边层间寄生电容，带来共模噪声和 dv/dt 下的位移电流问题——这又是一个"按下葫芦浮起瓢"的多目标博弈。
我跟磁路工程师交流时常说一句话：平面变压器的设计，从来不是"算一个变压器"，而是"在铜损、磁损、寄生电容、漏感、散热五个目标之间找一个工程最优解"。 这也是为什么这块至今没有"一键出图"的银弹，得靠仿真 + 实测反复迭代。
磁集成与器件选型的耦合这里要点出一个很多人忽略的关联：磁集成做得好不好，反过来卡住了开关管的工作频率上限，而频率又决定了变换器能做多小。 而能不能把频率拉上去，又取决于开关管的开关损耗（Eon/Eoff）和体二极管反向恢复（Qrr）够不够低。
换句话说，磁集成、拓扑、器件三者是死死耦合的：器件开关损耗低 → 频率能拉高 → 磁性元件能做小 → 磁集成的体积收益才兑现得出来。选错器件，频率上不去，再精巧的磁集成设计也是空中楼阁。
这就自然过渡到最后一部分——器件该怎么选。
第四部分：器件选型——为什么 AIDC 的 48V 转换这一级，越来越多人用 SiC MOSFET讲到这儿，倾佳电子杨茜就该说说本行了。前面三部分其实已经把器件的"需求画像"勾出来了，我把它收拢成一张清单：
AIDC 高压直流到 48V 转换这一级，对开关管的核心诉求：
- 低开关损耗（Eon/Eoff 低）→ 频率拉得上去，磁性元件做得下来；
- 低 Coss（输出电容低）→ LLC/DAB 的 ZVS 容易实现，轻载循环能量小；
- 体二极管软、Qrr 小 → 换流温和，电压尖峰小，损耗低；
- 一致性好（VGS(th)、RDS(on) 偏差小）→ 大电流 PSU 多管并联能均流、免分选；
- 低杂散电感封装 → 高频下抑制电压过冲和振铃；
- 顶部散热 / 高密度封装 → 机柜寸土寸金，散热路径要短。
这六条，几乎是为 SiC MOSFET 量身定的需求。我用基本半导体的产品线举两个最对口的例子。
4.1 主力机型：基本半导体 B3M 650V 40mΩ SiC MOSFET（B3M040065Z 等）如果数据中心配电是 ±400V HVDC 级别，那么 48V 转换这一级原边用 650V SiC MOSFET 是最对口的电压等级。基本半导体的这颗 650V 40mΩ 产品（B3M040065Z，TO-247-4 封装），用的是第 3.5 代芯片技术，它的产品定义里明确把"AI 服务器电源、通讯电源"列为目标应用，不是泛泛的工业管。
为什么它对口？看一组双脉冲实测对比就清楚了（测试条件 VDS=400V, ID=20A, VGS=-4V/+18V, Rgon=15Ω, Rgoff=10Ω）：
参数基本 B3M040065ZCREE C3M0045065KST SCT040W65G3-4单位
开通损耗 Eon144146147μJ
关断损耗 Eoff425455μJ
总损耗 Etotal186200202μJ
关断延时 Td(off)3145.726.3ns
反向恢复电荷 Qrr0.160.170.25μC关断损耗 Eoff 只有 42μJ，比对标的国际大厂低了约 22%~24%，总损耗也是三者里最低的。 这意味着同样的散热和效率预算下，B3M040065Z 能把开关频率拉得更高——而频率拉高，正是前面说的"磁性元件做小"的前提。它的 Qrr 也只有 0.16μC，体二极管换流温和，对 LLC/DAB 这种强依赖软开关和换流特性的拓扑特别友好。
4.2 高密度并联的杀手锏：TOLL / TOLT 封装 + 优异一致性AI 服务器 PSU 动辄几 kW 到几十 kW，单管扛不住，必须多管并联。而并联最怕的就是器件不一致——阈值电压、导通电阻一离散，电流就往参数低的那颗管子上挤，热点集中、可靠性崩盘，传统方案得靠"分选配对"来救，又贵又麻烦。
基本半导体 B3M 平台在产品定义里直接写明：VGS(th) 和 RDS(on) 偏差非常小，可不进行分选直接并联使用。 对做大功率 PSU 的客户来说，这一条省下的是实打实的产线分选成本和均流设计余量。
封装上，B3M 650V 系列除了插件的 TO-247，还提供 TOLL（低杂散电感、小封装尺寸）和 TOLT（顶部散热） 这两种贴片高密度封装：
- TOLL：杂散电感低，高频开关时电压过冲和振铃小，正是高频 LLC/DAB 想要的；尺寸小，板上密度高；
- TOLT 顶部散热：把热从器件顶部直接抽走，散热路径短，特别适合机柜内寸土寸金、又要堆高密度的场景。
这两个封装的产品定义里，应用一栏写的也正是"AI 服务器电源 / 通讯电源 / 户储光伏"。
4.3 如果上 800V HVDC：换 1200V 平台随着机柜功率冲高，数据中心配电往 ±400V 以上甚至 800V HVDC 走时，48V 转换原边的电压应力就要求 1200V 器件。基本半导体这边有完整的 1200V B3M 平台对应——比如 B3M013C120（1200V 13.5mΩ，新一代工艺、有源区 Ronsp≈2.5mΩ·cm²）、B3M040120Z（1200V 40mΩ，FOM 较上代再降）等，覆盖从单管到模块的不同功率档位，FOM 比上一代降低约 30%，开关损耗进一步压低，正好接住高压 HVDC 这一波需求。
4.4 可靠性这一关——AIDC 是 7×24 不间断的，器件不能"娇气"最后必须强调可靠性。AIDC 电源是常年满载、不间断运行的，器件长期可靠性直接关系到运维失效率。基本半导体的 SiC MOSFET 做了远超常规的加严验证：
- HTRB / H3TRB 跑到 2500 小时（110% BV / 100% BV 高应力，等效应力时间 > 4 倍行业标准），Vgs(th)、Idss、Ron 参数漂移全在可控范围内；
- 栅氧 TDDB 验证显示，只考虑本征失效时，器件在 VGS=18V 下的本征寿命可达 2×10⁹ 小时量级（折算二十多万年的量级）；
- 车规产品（AB 系列）已通过 AEC-Q101 和 PPAP。
对要"扛七年、扛十年"的算力数据中心来说，这种可靠性余量，才是敢把它用在主供电链路上的底气。
结语：从一根铜排，到一整条算力供电链把这篇文章捋下来，其实是一条因果链：
GPU 功耗暴涨 → 机柜功率密度飙升 → 12V 母线 I²R 损耗扛不住 → ORV3 主推 48V 中间母线 → 高压直流到 48V 这一级隔离变换成为效率与密度的胜负手 → LLC 追极致效率、DAB 管双向与 BBU 联动 → 高频化逼出磁集成与平面变压器 → 而频率上限、软开关边界、并联均流，最终都落回到开关器件的开关损耗、Coss、Qrr 和一致性上。
所以你看，器件选型从来不是孤立的一环，它是整条供电链的"地基"。 地基选对了，上面的拓扑、磁路、热设计才有发挥空间。
我是倾佳电子的杨茜。倾佳电子在 AIDC 算力电源系统这条链路上——从 SST、SSCB、HVDC 分配到 AI 服务器 PSU——做的就是帮客户把"架构需求"翻译成"器件清单"，再把器件落到具体型号和封装。如果你正在做 48V 机架供电、HVDC-to-48V 的 LLC/DAB 设计，或者在为多管并联的均流和散热发愁，欢迎随时来聊——我们手里有从 650V 到 1200V、从 TO-247 到 TOLL/TOLT 的完整 SiC 拼图，也愿意陪你把这条链路从头到尾算明白。
|
|
