SPI 主机发送完数据后，MOSI脚会被拉高电平，如何解决这个问题

发表于 2026-7-8 08:17

发送完成后mosi当作io自己控制一下就行了

发表于 2026-7-7 12:50

MOSI不是主机控制的吗

发表于 2026-7-7 13:52

数据发送完成后，SPI的CS脚变成空闲状态，CLK也不会产生，哪怕MOSI是高电平，也不会有什么影响吧？还是说你们是低功耗产品，要控制空闲时候的状态？

发表于 2026-7-15 09:46

硬件 SPI 移位寄存器最后一位 bit 决定空闲 MOSI 电平：
发送字节最高位是 1 → 传输结束移位寄存器残留 1，MOSI 硬件复用推挽持续拉高；
发送字节最高位是 0 → 传输结束 MOSI 保持低；
SPI 外设只要未失能，MOSI 引脚由硬件移位寄存器控制，GPIO 寄存器无法直接覆盖电平；
多从机总线、LCD/Flash 等外设会误识别最后一位电平，导致通信异常。

发表于 2026-7-13 09:07

SPI 发送完成后，关闭 SPI 外设，把 MOSI 引脚切为普通 GPIO 输出，强制拉低；下次发送前再切回 SPI 复用功能。

发表于 2026-7-15 14:43

传输完成后，临时切 GPIO 普通输出，拉低 MOSI，再切回复用 SPI，彻底覆盖残留高电平

发表于 2026-8-13 17:09

SPI 主机发送完一帧数据，MOSI 在空闲状态变成高电平，而你期望空闲是低电平；或者发送结束硬件自动置高，干扰从设备。

发表于 2026-8-24 19:08

SPI 标准本身没有规定传输结束后 MOSI 必须是什么电平，MOSI 空闲电平由：SPI 模式 (CPOL/CPHA)、外设寄存器配置、硬件复用、驱动逻辑、GPIO 推挽 / 开漏共同决定。

发表于 2026-9-7 17:55

SPI 主机一帧数据发送完成之后，MOSI 引脚变成高电平，不是保持低电平 / 不是空闲状态；很多 MCU 硬件 SPI 发送结束 MOSI 会输出最后一位的电平，如果最后一位是 1，发完就拉高，这是硬件行为。

发表于 2026-9-12 16:44

SPI 协议只保证CS 有效期间的 MOSI/SCK 时序；CS 拉高之后 MOSI 电平由 MCU 硬件决定，不是 SPI 协议强制的。

发表于 2026-9-18 18:57

SPI 协议本身没有强制 MOSI 空闲必须为低，这个是 MCU 外设特性，不是协议标准。如果你的从机要求通信结束后 MOSI 必须拉低，就需要处理。

发表于 2026-9-18 21:15

MOSI发完被拉高多是空闲电平或复用配置问题：可设为推挽输出并固定空闲电平，同时检查片选时序与从机的上拉电阻。

[AT32F455] SPI 主机发送完数据后，MOSI脚会被拉高电平，如何解决这个问题

相关帖子

浏览过的版块

技术新星奖章

以坛为家

涓涓之细流