请问fpga设计的串口一定时间后输出全是0的原因

发表于 2012-7-9 18:58

请问fpga设计的串口开始的时候输出时正常的，等过了一定时间后输出全是0 ，
这是怎么个情况呢？？？？

发表于 2012-7-9 21:41

不发数的情况多了，这个信息量太小了

发表于 2012-7-15 21:14

信息量太少，输出电压量过没有？逻辑如果没问题的话，考虑查电路吧

发表于 2012-7-16 12:40

猴哥说的对啊！ 2# GoldSunMonkey

发表于 2012-7-16 12:43

猴哥，我的问题，自己解决了！ 2# GoldSunMonkey

发表于 2012-7-16 12:43

谢谢，不是电路的原因！ 3# kongxh961

发表于 2012-7-16 12:44

因为时钟信号的原因，不稳定！

发表于 2012-7-16 12:49

楼主应该是没有统一了时钟！

发表于 2012-7-16 13:34

因为时钟信号的原因，不稳定！
gaochy1126 发表于 2012-7-16 12:44

你以后要更仔细哦。

发表于 2012-7-16 21:01

谢谢猴哥的warning！ 9# GoldSunMonkey