贴一个I2C的流程图给新手们

发表于 2008-10-26 21:15

最近学习匠人的帖子，感触很多~不过我这个也是照着已经写好的补的流程图。以前很少画流程图的，基本上都是在脑海里勾勒，最多是大范围功能上画个草图，还希望高手们指点一下。 部分截图 <img src="https://bbs.21ic.com/upfiles/img/200712/20071211212426167.jpg"> 全版本下载地址 <a href="https://bbs.21ic.com/upfiles/img/200712/2007121121226806.pdf" target=_blank>https://bbs.21ic.com/upfiles/img/200712/2007121121226806.pdf</a> ----------------------------------------------------------- 响应921的号召，补充一些东西。 补充截图 <img src="https://bbs.21ic.com/upfiles/img/200712/20071212104721959.jpg"> PDF下载 <a href="https://bbs.21ic.com/upfiles/img/200712/20071212104636931.pdf" target=_blank>https://bbs.21ic.com/upfiles/img/200712/20071212104636931.pdf</a>

发表于 2008-10-27 01:07

“帖”应该为“贴” 改正并增加一点心得就可以发裤子了，呵呵～

发表于 2008-10-27 09:23

等会我把一些要点做个图，做个补充吧，为了裤子~穷人啊！

发表于 2008-10-27 12:22

这种I2C流图是实际设计中出现问题的最主要原因！抱歉我说的比较实在，原因如下： I2C是直接控制硬件的接口，它必须充分地考虑到不同I2C元件的时序关系，比如：setup/hold/bus free时间等等。在一个8位的单片机上运行，可能程序没有任何问题；但如果移植到POWERPC，或者其它高速CPU上运行，这些时序关系可不一定能满足。 举个例子：很多I2C器件要求连续两次访问之间间隔（bus free time)不小于4.7uS，请问当32位的CPU高速运行时，谁来保证这个参数？ 再举个例子：在采样SDA上的NO-ACK时，由于上拉电阻和负载电容的充放电延迟，导致程序中采样时间（从释放SDA到读入SDA值地时间间隔）必须大于RC常数这个量级，否则导致误采样，请问对不同速度的CPU又该如何保证？ 结论：驱动级的软件设计应充分理解硬件结构，否则很可能出大问题，即使简单如I2C也是如此！仅供参考

发表于 2008-10-27 12:31

流程图不等同于最后的程序，实际的程序肯定是有很多细节的，包括延时，包括数据线采样等。只是很少做流程图，所以这一些都省略掉了。只列举出基本的时序。 抛砖引玉，还请更多高手指点

发表于 2008-10-27 19:19

比如你看明白了什么，原来不明白什么现在明白了，如何理解的，讲出来就是了。

发表于 2008-10-29 08:54

而不是流程图

发表于 2008-10-29 12:29

每次都会被这种东西害个半死

发表于 2008-10-31 15:24

感性的理解一下

贴一个I2C的流程图给新手们

相关帖子

支持楼的学习精神

啥心得？其实I2C这个东西在21IC上炒了很久了，基本属于冷饭

这种I2C流图是I2C调试中出现问题的最主要原因

呵呵，谢谢楼上指正

所谓心得不是什么太高的要求

这种串行通讯类的内容，最好的表现形式就是时序图

有些小细节的东西，PDF上有时候都是小字在下面标注

学习了

浏览过的版块

无冕之王奖章

奔腾之江水

七世轮回

技术奇才奖章

社区建设奖章

欢快之小溪

十世金身

技术导师奖章

技术领袖奖章

坚毅之洋流

终身成就奖章