发新帖我要提问
返回列表
打印

74HC165的疑惑！大侠进来讲解一下！

[复制链接]
10043|15
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
Ryanhsiung|  楼主 | 2012-7-10 11:53 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
74hc165, pi, IO, MCU, 阻抗
在74HC165 所有输入IO电平确定状态下（上拉、或者下拉），MCU从74HC165串行读出数据，全为正确。    当其中1个 悬空，确定状态PIN也正常。
    当其中2个悬空，确定状态PIN也正常。
    当其中3个悬空，就有个别确定状态PIN位，状态会飘，一会1 一会0
    当其中4个悬空，就有个别确定状态PIN位，状态会飘，一会1 一会0（动的更厉害）

再多就没试了，飘的话，基本是固定的几个位。

74HC165不支持悬空输入，悬空就是不确定，但也不该影响到周边IO口啊！！！




还有一个问题，我找了一下规格书，没有看到相应描述，74HC165的输入阻抗是多少？？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
gx_huang| | 2012-7-10 12:32 | 只看该作者
你描述的不清楚。
输入是不能悬空的，悬空的话，可能导致芯片的电源电流大大增加。

没有悬空的管脚，读出状态对吗？

使用特权

评论回复 赏
板凳
Ryanhsiung|  楼主 | 2012-7-10 13:34 | 只看该作者
你描述的不清楚。
输入是不能悬空的，悬空的话，可能导致芯片的电源电流大大增加。

没有悬空的管脚，读出状态对吗？
gx_huang 发表于 2012-7-10 12:32

恩 ，没有悬空的管脚，读出状态出错

使用特权

评论回复 赏
地板
chenluck| | 2012-7-10 16:13 | 只看该作者
不可以悬空的,如果实在没有地方接,可以与其他有用到的输入短接

使用特权

评论回复 赏
5楼
xmar| | 2012-7-10 16:32 | 只看该作者
74HC165的移位装数控制脚（pin1）为高时， 所有并行输入IO无论什么电平，也就是IO悬空是没有关系的。pin1脚为低时，所有并行装数输入IO必须确定，一个也不能悬空，否则出错。楼主什么情况？

使用特权

评论回复 赏
6楼
捡漏王子| | 2012-7-10 16:36 | 只看该作者
刚好调试过这部分。
LZ为什么要去悬空呢，对系统的稳定性没帮助

使用特权

评论回复 赏
7楼
Ryanhsiung|  楼主 | 2012-7-12 09:30 | 只看该作者
74HC165的移位装数控制脚（pin1）为高时， 所有并行输入IO无论什么电平，也就是IO悬空是没有关系的。pin1脚为低时，所有并行装数输入IO必须确定，一个也不能悬空，否则出错。楼主什么情况？ ...
xmar 发表于 2012-7-10 16:32


pin1脚为低时，所有并行装数输入IO必须确定，一个也不能悬空，否则出错。楼主什么情况？ ...

一个也不能悬空？为什么？？

我现在状态，悬空1、2个，其它都是正常的，悬空3-4个就不正常了！！！

使用特权

评论回复 赏
8楼
Ryanhsiung|  楼主 | 2012-7-12 09:31 | 只看该作者
刚好调试过这部分。
LZ为什么要去悬空呢，对系统的稳定性没帮助
捡漏王子 发表于 2012-7-10 16:36


我也不想悬空，只是在使用过程中有这种可能性，现在出错了，就想问一下原因！！！

使用特权

评论回复 赏
9楼
李冬发| | 2012-7-12 23:28 | 只看该作者
器件没烧就不错了，你那么管子悬空，电源都被拉低了。

使用特权

评论回复 赏
10楼
Ryanhsiung|  楼主 | 2012-7-13 08:08 | 只看该作者
器件没烧就不错了，你那么管子悬空，电源都被拉低了。
李冬发 发表于 2012-7-12 23:28


不是管子拉低，输入端是由排线引入，所以另一端不可控，所以有可能会出现悬空

使用特权

评论回复 赏
11楼
李冬发| | 2012-7-14 02:10 | 只看该作者
你可以接个弱上拉啊，工程设计含金量就在各种边界条件。

使用特权

评论回复 赏
12楼
Ryanhsiung|  楼主 | 2012-7-14 08:13 | 只看该作者
你可以接个弱上拉啊，工程设计含金量就在各种边界条件。
李冬发 发表于 2012-7-14 02:10

这个是，我现在这边是加下拉电阻。
  但是我想找到原因！！所以就发贴子问一下大家！

使用特权

评论回复 赏
13楼
李冬发| | 2012-7-15 15:04 | 只看该作者
这还找什么原因啊？CMOS的固有的特性。

使用特权

评论回复 赏
14楼
Ryanhsiung|  楼主 | 2012-7-16 08:14 | 只看该作者
13# 李冬发 不解，请指教！下图是内部的逻辑框图！




   CMOS悬空必定导致IO口状态未知，这个很明确。
   但是影响到没有悬空的IO口，就是不太对吧！！

使用特权

评论回复 赏
15楼
Arvin2014| | 2012-7-16 11:16 | 只看该作者
学习先

使用特权

评论回复 赏
16楼
李冬发| | 2012-7-16 17:38 | 只看该作者
本帖最后由 李冬发 于 2012-7-16 17:42 编辑

CMOS悬空不仅是导致IO口状态不定态的问题。最重要的是导致图腾柱上下管同时导通，产生非常大的电流。
导线是有电阻的，VCC会因为这样的电流被拉低...

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

Ryanhsiung Image
认证：嵌入式技术专家
简介：道阻且长,行则将至!

64

主题

4654

帖子

14

粉丝