发新帖我要提问
返回列表
打印

如何发现并解决FPGA设计中的时序问题

[复制链接]
1060|7
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
捡漏王子|  楼主 | 2012-7-10 14:16 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, FPGA设计, PGA, 时序, pga设计
本帖最后由 捡漏王子 于 2012-7-10 14:22 编辑

如何发现并解决FPGA设计中的时序问题

使用特权

评论回复 赏

相关下载

相关帖子
沙发
捡漏王子|  楼主 | 2012-7-10 14:22 | 只看该作者
网速慢，现补上附件

如何发现FPGA设计中的时序问题.rar

561.5 KB

使用特权

评论回复 赏
板凳
GoldSunMonkey| | 2012-7-10 21:59 | 只看该作者
:)谢谢分享

使用特权

评论回复 赏
地板
gaochy1126| | 2012-7-11 18:52 | 只看该作者
感觉还是说的不详细！

使用特权

评论回复 赏
5楼
blackey| | 2012-7-12 10:16 | 只看该作者
谢谢分享，感觉在FPGA的设计中，时序是个大问题啊

使用特权

评论回复 赏
6楼
GoldSunMonkey| | 2012-7-12 13:25 | 只看该作者
;P

使用特权

评论回复 赏
7楼
perfection0401| | 2012-7-12 15:17 | 只看该作者
没用过ISE的这个tool，不知道好用不，下次尝试一下

使用特权

评论回复 赏
8楼
daisyly| | 2012-7-12 19:02 | 只看该作者
感谢分享。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

捡漏王子

5

主题

910

帖子

2

粉丝