21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 如何发现并解决FPGA设计中的时序问题
返回列表 发新帖我要提问

如何发现并解决FPGA设计中的时序问题

[复制链接]
2194|7
 楼主| 捡漏王子 发表于 2012-7-10 14:16 | 显示全部楼层 |阅读模式
FPGA, FPGA设计, PGA, 时序, pga设计
本帖最后由 捡漏王子 于 2012-7-10 14:22 编辑

如何发现并解决FPGA设计中的时序问题
回复

收藏 举报

相关帖子
 楼主| 捡漏王子 发表于 2012-7-10 14:22 | 显示全部楼层
网速慢，现补上附件

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

GoldSunMonkey 发表于 2012-7-10 21:59 | 显示全部楼层
:)谢谢分享
回复

收藏 举报

gaochy1126 发表于 2012-7-11 18:52 | 显示全部楼层
感觉还是说的不详细！
回复

收藏 举报

blackey 发表于 2012-7-12 10:16 | 显示全部楼层
谢谢分享，感觉在FPGA的设计中，时序是个大问题啊
回复

收藏 举报

GoldSunMonkey 发表于 2012-7-12 13:25 | 显示全部楼层
;P
回复

收藏 举报

perfection0401 发表于 2012-7-12 15:17 | 显示全部楼层
没用过ISE的这个tool，不知道好用不，下次尝试一下
回复

收藏 举报

daisyly 发表于 2012-7-12 19:02 | 显示全部楼层
感谢分享。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

捡漏王子

5

主题

910

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部