打印

verilog语言问题

[复制链接]
1390|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
txhong|  楼主 | 2008-10-27 21:48 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
在我用quartus编译时候出来这样的警告 
Warning: Found pins functioning as undefined clocks and/or memory enables 
Info: Assuming node "clk" is an undefined clock 

在时间仿真时出现这样的错误 
Error: Can't continue timing simulation because delay annotation information for design is missing 
这些都是什么原因啊,我一直查不出来的,如果用功能仿真是可以仿真成功的。 
望高手指教

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

8

主题

9

帖子

0

粉丝