21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 如何用verilog语言实现localbus总线时序
返回列表 发新帖我要提问

如何用verilog语言实现localbus总线时序

[复制链接]
5768|2
 楼主| baisen 发表于 2012-7-13 22:17 | 显示全部楼层 |阅读模式
Local, 总线, 时序, Verilog语言, 信号
有大侠用verilog写过localbus吗，搞了两天了，还没头绪啊，貌似很简单，却就搞不好！郁闷
总是无法把数据和地址放在使能信号的低电平内，望大侠不吝赐教，不胜感激！
回复

收藏 举报

相关帖子
SuperX-man 发表于 2012-7-14 21:58 | 显示全部楼层
数据和地址放在使能信号的低电平内？  没详细的时序图？
回复

收藏 举报

GoldSunMonkey 发表于 2012-7-15 17:33 | 显示全部楼层
什么意思？为什么不能放进去。给点原因
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

baisen

0

主题

27

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部