发新帖我要提问
返回列表
打印

求助：EDK13.2下PLL输出时钟问题

[复制链接]
1872|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
salason|  楼主 | 2012-7-20 10:31 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
PLL, 时钟, 信号, 示波器, IO
EDK下调用PLL输出时钟到IO ，用示波器一看，啥信号都么的……

使用特权

评论回复 赏

相关下载

相关帖子
沙发
salason|  楼主 | 2012-7-20 10:44 | 只看该作者
片子是sp6的 猴哥猴哥

使用特权

评论回复 赏
板凳
GoldSunMonkey| | 2012-7-21 22:28 | 只看该作者
What FPGA?
Which version of ISE?
What's the frequency of the output clock?

使用特权

评论回复 赏
地板
salason|  楼主 | 2012-7-23 09:09 | 只看该作者
片子是sp6 xc6slx25 软件版本是13.2  外部输入25M时钟调用的是clock_generator生成5个时钟 一个时钟内部用62.5M 另外4个25M时钟输出

使用特权

评论回复 赏
5楼
GoldSunMonkey| | 2012-7-23 21:02 | 只看该作者
输出的时候加BUFG了么？？
如果没加，请试一下。

使用特权

评论回复 赏
6楼
益友电子| | 2012-7-26 19:29 | 只看该作者
飘过学习了

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

salason

0

主题

5

帖子

1

粉丝