各位好;
我自己写了个简单的程序,可是编译不过去,特此请教:程序为module VCCCONTROL( output csv,
output ud,
output inc
);
reg csv;
reg ud;
reg inc;
integer i;
parameter delay=1000;
initial
begin
#delay ud=0;
#delay csv=0;
for(i=0;i<100;i=i+1)
begin
#delay csv=1;
#delay csv=0;
end
end
endmodule
编译报错:Illegal redeclaration of 'csv',
不加reg csv;编译报错Reference to scalar wire 'csv' is not a legal reg or variable lvalue。请教为什么?
我看有的例程中定义了一个input data,可以直接给data赋值,
有的定义input data;后还定义reg data,再赋值,有什么区别吗? |