本帖最后由 zy7598865 于 2012-7-25 00:58 编辑
这几天在需要完成一个DDR2 SDRAM的仿真实验，看了一些DDR2的资料，但是感觉看了之后好像又忘了，里面各种参数让我很头晕，不过最主要还是看了生成DDR2C后的PDF（memory inerface solutions ）。
FPGA型号：spartan3 xc3s4000
DDR2 SDRAM ：MT47H128M16RT-25E
最后有一些我自己的理解和问题想请教下大家：
1.对于生成的DDR2控制器，我想进行对DDR2 SDRAM的正常读写操作是不是可以不用管参数配置（除了开始生成IP核时的参数配置外），控制器内部如何复杂操作，只需要先根据memory inerface solutions说明按照相应的时序先初始化后，然后就可以读写操作了？
2.生成的DDR2控制器中有example design 与user design两个文件， 现在想先用example design中的rtl代码在板子上跑一遍（之前就用自带的sim文件先仿真了一下，大致看了一下内部的时序关系），通过chipscope采集相关数据，看看实际在硬件这个ipcore可以正确通过吗，但是我在添加vio、ila、icon核后，综合不能通过，原来的UCF文件加进去综合的时候也报错。 想问下这几个插入的核应该怎样添加才能正确通过，特别是UCF，如果我在自己的板子上修改对应的管脚后，其他的约束要不要更改？
如ucf图中cntrl0_ddr2_dq[4]如果实际我改成了另外的管脚，下面fifo_bit4对应的SLICE位置不更改有影响吗?如果要更改应该怎样改？
3.是不是也可以这样，不用看debug的的信号，不加这几个插入的核，example_design中反正有个“cntrl0_led_error_output1”信号，引到LED上后，观察这个信号判断板子能够通过验证，不过这样如果不通过就很难查出问题了。。。。
4.如果验证通过后，下一步将通过DSP控制接口写一些数据，然后通过FPGA处理后与DDR2 SDRAM进行数据交互。。不过先解决前面的问题再说。。鸭梨好大啊。。。
希望做过这方面的各位大哥大姐们指点一下迷茫中的小弟。。万分感激
|
楼主
标题置顶
标题高亮
