引言
本系列**共三个部分,第 1 部分重点介绍了如何准确地估算某个时钟源的抖动,并将其与 ADC 的孔径抖动组合。在本文即第 2 部分中,这种组合抖动将用于计算 ADC 的信噪比 (SNR),之后将其与实际测量情况进行比较。
滤波采样时钟测量
我们做了一个试验,目的是检查测得时钟相位噪声与提取自 ADC 测得 SNR 的时钟抖动的匹配程度。如图 11 所示,一个使用 Toyocom 491.52-MHz VCXO 的 TI CDCE72010 用于产生 122.88-MHz 采样时钟,同时我们利用 Agilent 的 E5052A 来对滤波相位噪声输出进行测量。利用一个 SNR 主要受限于采样时钟抖动的输入频率对两种不同的 TI 数据转换器(ADS54RF63 和 ADS5483)进行评估。快速傅里叶变换 (FFT) 的大小为 131000 点。
图 11 滤波后时钟相关性测试装置结构
图 12 所示曲线图描述了滤波后 CDCE72010 LVCMOS 输出的测得输出相位噪声。131000 点的 FFT 大小将低积分带宽设定为 ~500 Hz。积分上限由带通滤波器设定,其影响在相位噪声曲线图中清晰可见。超出曲线图所示带通滤波器限制的相位噪声为 E5052A 的噪声底限,不应包括在抖动计算中。滤波后相位噪声输出的积分带来 ~90 fs 的时钟抖动。 |