新型的高速 ADC 都具备高模拟输入带宽(约为最大采样频率的 3 到 6 倍),因此它们可以用于许多欠采样应用中。ADC 设计的最新进展极大地扩展了可用输入范围,这样系统设计人员便可以去掉至少一个中间频率级,从而降低成本和功耗。在欠采样接收机设计中必须要特别注意采样时钟,因为在一些高输入频率下时钟抖动会成为限制信噪比 (SNR) 的主要原因。
本系列**共有三部分,“第 1 部分”重点介绍如何准确地估算某个时钟源的抖动,以及如何将其与 ADC 的孔径抖动组合。在“第 2 部分”中,该组合抖动将用于计算 ADC 的 SRN,然后将其与实际测量结果对比。“第 3 部分”将介绍如何通过改善 ADC 的孔径抖动来进一步增加 ADC 的 SNR,并会重点介绍时钟信号转换速率的优化。
采样过程回顾
根据 Nyquist-Shannon 采样定理,如果以至少两倍于其最大频率的速率来对原始输入信号采样,则其可以得到完全重建。假设以 100 MSPS 的速率对高达 10MHz 的输入信号采样,则不管该信号是位于 1 到 10MHz 的基带(首个Nyquist 区域),还是在 100 到 110MHz 的更高 Nyquist 区域内欠采样,都没关系(请参见图 1)。在更高(第二个、第三个等)Nyquist 区域中采样,一般被称作欠采样或次采样。然而,在 ADC 前面要求使用抗混叠过滤,以对理想 Nyquist 区域采样,同时避免重建原始信号过程中产生干扰。
图 1 100MSPS 采样的两个输入信号显示了混叠带来的相同采样点
|