stm32系统时钟无法倍频到72m

只看该作者 · 2012-7-27 22:06

外部8M晶振，示波器测试，晶振没问题，但是PLL倍频悉数不能超过6，否则无法通过while(RCC_GetSYSCLKSource() != 0x08)；其实连这个函数都没进，就死了，后来把系统时钟定为48m，也有问题，最后定在40m，但是有时会有不进tim2中断的事情发生，这是电路上的原因，还是我程序的原因呢

只看该作者 · 2012-7-27 22:21

换电容试试呢
或者多试几个芯片

好像听说有假的芯片了
。。。

只看该作者 · 2012-7-28 09:17

哪个库？是不是库太老了？

只看该作者 · 2012-7-28 11:47

估计是没加FLASH预取延时周期。
不加延时周期，FLASH的访问速度最高为50MHz左右。

只看该作者 · 2012-7-30 10:34

估计是没加FLASH预取延时周期。
不加延时周期，FLASH的访问速度最高为50MHz左右。
pattywu 发表于 2012-7-28 11:47

PLL系数6也不行，会出现不进中断的现象

只看该作者 · 2012-7-30 10:35

哪个库？是不是库太老了？
易陶发表于 2012-7-28 09:17

库是最新的

只看该作者 · 2012-7-30 10:35

换电容试试呢
或者多试几个芯片

好像听说有假的芯片了
。。。
wgsxsm 发表于 2012-7-27 22:21

芯片没问题。电容换过了

只看该作者 · 2012-7-30 10:38

问题已经解决，外部晶振就绪后，加上 FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable);/* Flash 2 wait state */
FLASH_SetLatency(FLASH_Latency_2);
这两条就一切正常，但是不知道是为什么，和中断向量有关？

1万 · 2012-7-30 11:11

5楼已经说过原因了

参考手册上有写
Bits 2:0 LATENCY: Latency
These bits represent the ratio of the SYSCLK (System Clock) period to the Flash Access time.
000 Zero wait state, if 0 < SYSCLK≤ 24 MHz
001 One wait state, if 24 MHz < SYSCLK ≤ 48 MHz
010 Two wait states, if 48 MHz < SYSCLK ≤ 72 MHz