1、采用电容滤波设计需要考虑的参数：ESR、ESL、耐压值、谐振频率。
那么此处讲的谐振频率是不是设计中，电容滤波的频率要小于谐振频率。
因为Z=1/jwc+jwl、w=2*PI*f。
频率超过谐振频率，电容呈感性。
频率低于谐振频率，电容呈容性。
另外晶振、IC的电源要加10uf、0.1uf的电容。
对于低通滤波器，实际上电容容值越大，其呈现的高频滤波效果越好，但这里就是因为这个谐振频率的原因，导致大电容滤低频，小电容滤高频。
不知我上诉的理解是否正确。
2、有源晶振的输出脚一般串一电阻，考虑到分布电容，实际就是一无源低通。此处的目的是将沿变缓，从而保证频域的幅度变小，干扰强度变小。
还有就是通用的输出匹配方法，一般器件的输出阻抗为十几欧姆，而PCB板上的走线阻抗Z0范围为50-90欧姆，导致非常严重的失配，一般采用串联一个电阻的方式进行匹配，电阻的选择可以在22-51欧姆之间。
此处讲到的阻抗匹配是基于何种道理呢？我想不明白。
|
楼主
标题置顶
标题高亮
