发新帖我要提问
返回列表
打印

请教：关于verilog语法问题

[复制链接]
1117|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
li46552089|  楼主 | 2012-8-1 21:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, 电平, 开关, verilong, Verilog语言
刚开始自学Verilog语言，在做一个小题目时遇到了一个条件，不知道用verilog怎么表达，向大家请教请教：
     就是2个开关量DI0,DI1，在DI0输入高电平的情况下，当DI1由高电平转为低电平时，OUT0输入。
    麻烦大家看看  verilong如何表达？谢谢

使用特权

评论回复 赏

相关下载

相关帖子
沙发
GoldSunMonkey| | 2012-8-1 22:57 | 只看该作者
有时钟么？？多高频率？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

li46552089

9

主题

39

帖子

0

粉丝