请教版主及各同事：spartan6的MIG做DDR2的控制器

发表于 2012-8-2 09:40

请教：spartan6系列FPGA做DDR2的控制器，用MIG3.7的IP Core资源，ISE13.1版本。
1：该IP Core是硬核的还是软核的资源？
2：以XC6SLX75为例，该FPGA有四个MCB，是不是每个MCB只能控制一片DDR2芯片？
3：如果所用的DDR2芯片是在MIG核的下拉菜单中选择，是不是每个MCB最多只能有1G的存储容量？
4：Memory Controller User Guide中，第14页的表1-3说DDR2的Memory Density可以到2Gb，但为何我在MIG的下拉菜单中只能找到1G容量的DDR2？
5：如果每片DDR2受各自的MCB控制，能否做到位宽扩展或深度扩展？换言之用四个MCB如何数据同步（共用时钟）呢？
纯请教贴，小弟初学，请勿拍砖。

发表于 2012-8-2 21:49

1：该IP Core是硬核的还是软核的资源？
hardcore
2：以XC6SLX75为例，该FPGA有四个MCB，是不是每个MCB只能控制一片DDR2芯片？
对头
3：如果所用的DDR2芯片是在MIG核的下拉菜单中选择，是不是每个MCB最多只能有1G的存储容量？
UG338--Memory densities up to 4 Gb
4：Memory Controller User Guide中，第14页的表1-3说DDR2的Memory Density可以到2Gb，但为何我在MIG的下拉菜单中只能找到1G容量的DDR2？
最大到4Gb，但只限于single-die，不支持dual-die
5：如果每片DDR2受各自的MCB控制，能否做到位宽扩展或深度扩展？换言之用四个MCB如何数据同步（共用时钟）呢？
UG338---Multiple component interfaces to a single MCB (for example, two x8 memories interfacing to an MCB in x16 mode) are not supported
如果你要做位宽扩展，用两个MCB接两片DDR2芯片，内部通过逻辑设计将进来的数据进行拼接。

发表于 2012-8-3 10:00

非常感谢楼上的指导！真的谢谢！针对你的回答我还有一些小疑问跟君探讨。
1、根据UG388，每个MCB控制DDR2能到2Gb的容量，在MIG的下拉菜单中有128M16的DDR2，是不是说XC6SLX75所有的MCB一共最多能到8Gb的存储量？
2、你所说的die是什么意思啊？是不是说的是chip，就是每个芯片？
3、对于spartan3，MIG可以做到位宽和深度扩展，而spartan6的一个MCB只能控制一个DDR2芯片，这对于xilinx来说是不是一种退步？
4、如果我选用128M8的芯片（不用128M16主要从价格方面考虑），而我想存储的数据宽度是10bit，是否可行？如何操作比较好呢？

发表于 2012-8-6 11:27

非常感谢楼上的指导！真的谢谢！针对你的回答我还有一些小疑问跟君探讨。
1、根据UG388，每个MCB控制DDR2能到2Gb的容量，在MIG的下拉菜单中有128M16的DDR2，是不是说XC6SLX75所有的MCB一共最多能到8Gb的存储量？
UG388 Each MCB core supports:
• 4-bit, 8-bit, or 16-bit single component memory interface
• Memory densities up to 4 Gb
• Up to 12.8 Gb/s aggregate bandwidth
2、你所说的die是什么意思啊？是不是说的是chip，就是每个芯片？
你就理解是两个芯片封装在一个壳里面。
3、对于spartan3，MIG可以做到位宽和深度扩展，而spartan6的一个MCB只能控制一个DDR2芯片，这对于xilinx来说是不是一种退步？
spartan6是hardcore spartan3是softcore，节省了资源，降低功耗，而且预先对管脚锁定，降低了修改出错的风险，怎么能说说退步呢
4、如果我选用128M8的芯片（不用128M16主要从价格方面考虑），而我想存储的数据宽度是10bit，是否可行？如何操作比较好呢？
外部硬件的数据位是定死的，你可以接收到5个字节的8bit数，然后分成4个10bit，这么做估计很麻烦，

请教版主及各同事：spartan6的MIG做DDR2的控制器

相关帖子

浏览过的版块

技术奇才奖章

甘甜之泉水

常驻人口

技术高手奖章