xilinx mpmc vfbc仿真的奇怪问题

登录 · 发表于 2012-8-3 13:10

xilinx mpmc vfbc仿真的问题

（1） VFBC的写命令接口，当给出VFBC的vfbc0_cmd_reset信号以后，reset信号将清空命令FIFO，命令FIFO的full和almost_full信号按道理说应该为0才对，可实际上命令FIFO的full和almost_full信号一直为1。如下图：

（1） VFBC的写数据接口，当给出VFBC的vfbc0_wd_flush信号以后，flush信号将清空数据FIFO，数据FIFO的full和almost_full信号按道理说应该为0才对，可实际上数据FIFO的full和almost_full信号一直为1。如下图：

发表于 2012-8-4 08:31

？？？

发表于 2012-8-4 17:14

没有读时钟？

发表于 2012-8-5 21:19

3# GoldSunMonkey
读写都有时钟就是上面图中的clk

猴哥俺还是不会犯这种低级错误滴呵呵

发表于 2015-12-11 21:13

本帖最后由 jiangwenj02 于 2015-12-11 21:21 编辑

wahahaabc 发表于 2012-8-5 21:19
3# GoldSunMonkey
读写都有时钟就是上面图中的clk

你好，我最近在做MPMC VFBC的代码，请问下这个怎么去仿真，有相关的文档或者程序可以提供一下吗？谢谢了。

发表于 2015-12-12 16:42

应该有ug可以看的。去官网上找找即可

xilinx mpmc vfbc仿真的奇怪问题

本帖子中包含更多资源

相关帖子

浏览过的版块

社区建设奖章

湍急之河流

常驻人口

技术奇才奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

技术新星奖章

偶尔光临

伴坛终老

涓涓之细流