双时钟状态机的设计问题

只看该作者 · 2012-8-5 11:08

正在做一个状态机，有两个时钟频率一个是150MHz然后例化pll三倍频到450MHz，现在因为要在-2的速度等级下，在一个150MHz周期内复用三次DSP48E1乘法器，所以我目前想的是给一个初始状态触发事件，即150MHz上升沿来了，状态准备，到之后的第一个450MHz下降沿来时，开始执行第一个状态，我现在为了得到这么一个使能信号，先把两个时钟同或，然后用触发器的异步清零控制，但是感觉很麻烦，而且不知道同源时钟，在这种情况下，能不能把他们的时钟沿当成在一个时钟位置