发新帖我要提问
返回列表
打印

猴哥，求时序设计软件！！

[复制链接]
1461|9
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
shell.albert|  楼主 | 2012-8-10 06:42 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
软件, 时序设计, FPGA, PGA, 信号
猴哥，有比较好的时序设计软件吗？
在做FPGA时，有许多内部的小模块，要将这些小模块整合在一起，是需要一些接口时序触发信号的，有什么好的软件能自动生成吗？

猴哥做了这么多年的FPGA，手头肯定有不少东东吧。
:P

使用特权

评论回复 赏

相关帖子
沙发
GoldSunMonkey| | 2012-8-10 13:41 | 只看该作者
Active HDL

使用特权

评论回复 赏
板凳
GoldSunMonkey| | 2012-8-10 13:45 | 只看该作者
非常适合管理项目

使用特权

评论回复 赏
地板
shell.albert|  楼主 | 2012-8-10 14:36 | 只看该作者
我说的是那些类似于 Timer Designer之类的东东。
而你这个是设计Verilog HDL/VHDL之类的东东，完全可以使用QuartusII 、ISE等啊。
你给的这个不好。

使用特权

评论回复 赏
5楼
shell.albert|  楼主 | 2012-8-10 14:38 | 只看该作者
噢，Active HDL的功能相当于Modelsim.

使用特权

评论回复 赏
6楼
ococ| | 2012-8-10 17:22 | 只看该作者
我怎么没看明白想要什么呢？？

使用特权

评论回复 赏
7楼
GoldSunMonkey| | 2012-8-11 22:35 | 只看该作者
噢，Active HDL的功能相当于Modelsim.
shell.albert 发表于 2012-8-10 14:38

天，妹妹，你会不会用啊？

使用特权

评论回复 赏
8楼
GoldSunMonkey| | 2012-8-11 22:36 | 只看该作者
我说的是那些类似于 Timer Designer之类的东东。
而你这个是设计Verilog HDL/VHDL之类的东东，完全可以使用QuartusII 、ISE等啊。
你给的这个不好。
shell.albert 发表于 2012-8-10 14:36
天, 这个管理和连接小模块方面具有ISE和Q完全没有的优势。

使用特权

评论回复 赏
9楼
shell.albert|  楼主 | 2012-8-12 15:01 | 只看该作者
猴哥,TimimgDesigner就是我需要的时序设计软件，用于设计一个模块内的时序及模块与模块间的接口时序，这个很不错的。
你试一下吧。

使用特权

评论回复 赏
10楼
GoldSunMonkey| | 2012-8-12 21:49 | 只看该作者
:)好，有空给我提供一个链接呗。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

shell.albert
个人签名：烟台电工@張紹言

32

主题

1934

帖子

8

粉丝