请教一下DDR2的信号问题

只看该作者 · 2012-8-13 14:42

小弟最近在设计FPGA控制DDR2的原理图，请教DDR2的几个信号哈，资料看的不是很透，找大家一起看看：
1：地址总线要不要上拉（A、WE、RAS、CAS）？有的开发板是上拉的，有的没有，我很纠结；
2：ODT和CKE要不要下拉？有的开发板是下拉的，有的没有，我还是很纠结；
3：片选CS是下拉到地的，有的资料接10K，有的资料接100欧，我依然很纠结；
4：我用的是MT47H128M8的DDR2，DQS和DQS#/NU都接进FPGA吗？RDQS#/NU和DM/RDQS又如何接呢？我太纠结了……
请知道的兄弟姐妹能帮帮我

1万 · 2012-8-13 15:28

1、DDR2总线上拉是需要的，主要是为了阻抗匹配，减少反射，开发板上不上拉为的是减少成本的简约，但是做产品必不可少

2、ODT和CKE的下拉电阻也是需要的，ODT内部是有匹配的下拉电阻的

3、这个要根据电流大小来算的，网上有相关资料 DDR2技术PCB这块其实很复杂，多看点资料吧

只看该作者 · 2012-8-13 15:31

F兄，你真是全才啊，这块你也涉及！真服了你了。我的第四个问题该如何解释啊？

1万 · 2012-8-13 16:18

DDR2设计可以说是高速PCB设计的典范了，里面很多阻抗控制，时序，等长，其实是个难点。我以前在PCB版块发过一个DDR2 PCB的实例，是PADS格式的，你可以找出来看一下上面的设计

这些线都有自己的用处，看你的需要了
DQS是数据选取脉冲控制，肯定要的
DM 是和数据信号同步出来的信号，但是到后面要选取
这些我也不是很清楚，你既然要用DDR，肯定要多看PDF
3# 水畔天蓝

只看该作者 · 2012-8-13 17:15

4# forgot
我先找找你的**啊，如果找不到再来向你请教

只看该作者 · 2012-8-14 16:44

这个问题，楼上几位解释都是有问题的。上拉下拉都有问题
DDR/DDR2布线，A、WE、RAS、CAS、DM、ODT等控制信号需要用50欧接到VTT，而不是什么上拉下拉。
DDR的数据线DQ和DQS要用50欧接到VTT，
DDR2有点不一样，如果DDR2控制器不使用ODT，则规则和DDR相同，要50欧接到VTT，
如果使用ODT，则不需要接到VTT，也不要上拉下拉。
VTT和VREF叫法不一样，但要接到一起，而且要使用专用的DDR/VTT电源芯片，还要有专用的内电层。
这个电源的瞬间电流较大，稳定性非常重要。

只看该作者 · 2012-8-14 17:18

6# drentsi
DDR/DDR2布线，A、WE、RAS、CAS、DM、ODT等控制信号需要用50欧接到VTT，而不是什么上拉下拉。
这个我弄明白了，是这样的。
DDR的数据线DQ和DQS要用50欧接到VTT，
DDR2有点不一样，如果DDR2控制器不使用ODT，则规则和DDR相同，要50欧接到VTT，
如果使用ODT，则不需要接到VTT，也不要上拉下拉。
这个我也赞同，但好像我以前数据直接接到FPGA里也能实现啊。似乎不接也行吧？
VTT和VREF叫法不一样，但要接到一起，而且要使用专用的DDR/VTT电源芯片，还要有专用的内电层。
这个电源的瞬间电流较大，稳定性非常重要。
这个问题请您再详细说说好吗？不太理解，包括VTT和VREF电流的大小，用哪些芯片，滤波电容怎么选等等

只看该作者 · 2012-8-14 17:19

6# drentsi
DDR/DDR2布线，A、WE、RAS、CAS、DM、ODT等控制信号需要用50欧接到VTT，而不是什么上拉下拉。
这个我弄明白了，是这样的。
DDR的数据线DQ和DQS要用50欧接到VTT，
DDR2有点不一样，如果DDR2控制器不使用ODT，则规则和DDR相同，要50欧接到VTT，
如果使用ODT，则不需要接到VTT，也不要上拉下拉。
这个我也赞同，但好像我以前数据直接接到FPGA里也能实现啊。似乎不接也行吧？
VTT和VREF叫法不一样，但要接到一起，而且要使用专用的DDR/VTT电源芯片，还要有专用的内电层。
这个电源的瞬间电流较大，稳定性非常重要。
这个问题请您再详细说说好吗？不太理解，包括VTT和VREF电流的大小，用哪些芯片，滤波电容怎么选等等

1万 · 2012-8-20 10:52

你之所以会看到两种图，是因为用和不用0.9V电源的差别。
使用0.9V电源，则50欧姆接到0.9V（就是楼上说的）；
不使用，则100欧姆接1.8V同时100欧姆接GND（不使用专用的DDR/VTT电源芯片），
很多开发板偷懒都是这么用的，其实效果还是50欧姆接0.9V。
但从没听说过要上拉下拉的

只看该作者 · 2013-12-30 19:39

最近在画FPGA控制DDR2的原理图，你能给我说说这几个信号到底应该怎么控制吗，还有ddr2上的DM8是用来干什么的

只看该作者 · 2013-12-30 19:40

感觉还是很混乱啊

只看该作者 · 2022-10-23 10:38

forgot 发表于 2012-8-13 15:28
1、DDR2总线上拉是需要的，主要是为了阻抗匹配，减少反射，开发板上不上拉为的是减少成本的简约，但是做产 ...

数据总线地址总线...需要上拉吗

只看该作者 · 2022-10-23 10:49

水畔天蓝发表于 2012-8-14 17:19
6# drentsi
DDR/DDR2布线，A、WE、RAS、CAS、DM、ODT等控制信号需要用50欧接到VTT，而不是什么上拉下拉 ...

50 Ω是终端电阻吧那为什么有的终端电阻是120Ω 60Ω 40Ω....

请教一下DDR2的信号问题

相关下载

相关帖子

技术奇才奖章

甘甜之泉水

常驻人口

核心会员奖章

坚毅之洋流

七世轮回

技术领袖奖章

无冕之王奖章

沉静之湖泊

十世金身

技术导师奖章

技术新星奖章

偶尔光临