大家来讨论一个关于逻辑电平的问题

只看该作者 · 2012-8-14 15:49

曾有人对着某款IC问：为什么高逻辑电平是0.8Vcc，低逻辑电平是0.2Vcc
然后我回答：这是内部电路工艺决定的~
就这么含糊忽悠过去了，其实现在想起来，究竟是什么因素决定了这个逻辑电平的值？请各位大侠指点指点

1万 · 2012-8-14 17:23

内部MOS管的导通电压阀值。

1万 · 2012-8-14 17:29

其实你回答的没错，IC设计时就是那么设计的，然后制作就是那么做的

只看该作者 · 2012-8-15 09:04

TTL对比CMOS电路，速度快，驱动能力强，交流特性好；而CMOS电路主要优点就是噪声容限大，功耗低
当然还有一些是BJT管和CMOS管的根本差异的，比如CMOS管有寄生二极管，能双向导通，是电压控制电压等

也曾记得一个非门的电压传输特性中，在那个过渡段（0和1之间的时候），非门是工作在一个放大区，电流也比较大。只有在0和1的两个状态，即饱和与截止，电流才小。这是从能量的角度来想，IC内部的三极管的集射的电位决定了逻辑电平的值。

或许大概就所谓的工艺问题吧，毕竟现在集成电路电源的电压要求越来越低，3.3，1.8，1.2，我想这主要是半导体工艺的不断进步吧，根据实际的需要选择不同规格的管子。

所以现在百度搜的一些TTL电平、CMOS电平的定义其实意义不大，毕竟从实际的各种IC来看，这个逻辑电平并没有一个统一的规范，因具体而异。

虽然我觉得这个问题还可以更加具体的展开，毕竟这个涉及到数字系统的数字逻辑的稳定性，不过奈何我也不是半导体和IC设计的，具体IC内部怎么提高这个噪声容限、噪声在级间的传递是否会有滚雪球效应，就不得而知了。希望能有人稍微分析一下

大家来讨论一个关于逻辑电平的问题

相关下载

相关帖子

技术新星奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

核心会员奖章

七世轮回