使用verylog是,编译遇到一个警告。程序是:
module VCCCONTROL(
output reg csv,
);
模块有一根输出线,csv
if(!rst_n)
begin
csv<=1 'b1;
end
当复位时csv<= 1,
编译有个警告WARNING:Xst:1467 - "VCCCONTROL.v" line 73: Reset or set value is not constant in <csv>. It could involve simulation mismatches
请教怎么处理,即使不影响使用也想知道错在哪里 |