发新帖我要提问
返回列表
打印

verilog能实现倍频吗？

[复制链接]
18587|10
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
shell.albert|  楼主 | 2012-8-24 21:51 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, 倍频, HDL, PLL, VerilogHDL
使用verilog hdl能实现倍频吗？
如果使用输入信号的上升沿和下降沿能实现2倍频吗？

怎么感觉有矛盾呢？

我知道PLL肯定能实现，但它的原理是什么呢？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
GoldSunMonkey| | 2012-8-24 23:42 | 只看该作者
他是模拟器件

使用特权

评论回复 赏
板凳
李冬发| | 2012-8-25 17:54 | 只看该作者
这种方式“倍频”不靠谱。
使用计数法等分同期法就好多了。

使用特权

评论回复 赏
地板
airwill| | 2012-8-25 19:23 | 只看该作者
使用输入信号的上升沿和下降沿, 再加个单稳电路, 可以实现倍频

使用特权

评论回复 赏
5楼
sunmax| | 2012-8-25 21:34 | 只看该作者
没见过~~ 围观

使用特权

评论回复 赏
6楼
GoldSunMonkey| | 2012-8-25 23:34 | 只看该作者
:)

使用特权

评论回复 赏
7楼
hhxb| | 2012-8-27 08:39 | 只看该作者
PLL只能对时钟信号倍频；如果你输入的方波频率远小于系统工作频率，那编一个测频率倍频输出的程序不难；
PLL原理自己百度

使用特权

评论回复 赏
8楼
GoldSunMonkey| | 2012-8-27 21:46 | 只看该作者
:)

使用特权

评论回复 赏
9楼
GoldSunMonkey| | 2012-8-29 20:56 | 只看该作者
:)广告帖，删除

使用特权

评论回复 赏
10楼
jlass| | 2012-8-30 08:56 | 只看该作者
平时都是用PLL倍频的
用上升沿下降沿不能叫倍频吧，只能说是数据传输量*2
DDR2不就是这么处理的嚒

使用特权

评论回复 赏
11楼
GoldSunMonkey| | 2012-8-30 09:13 | 只看该作者
平时都是用PLL倍频的
用上升沿下降沿不能叫倍频吧，只能说是数据传输量*2
DDR2不就是这么处理的嚒
jlass 发表于 2012-8-30 08:56
严重的同意。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

shell.albert
个人签名：烟台电工@張紹言

32

主题

1934

帖子

8

粉丝