altera FPGA 通信问题

发表于 2012-8-28 18:21

用ARM通过IO口给FPGA发送指令，发现FPGA的IO口无法接收低电平。当把arm和FPGA间连线断开时，所发的电平正常（如01010101），当两者相连时，ARM的输出始终是高电平（11111111），这是什么原因呢？

登录 · 发表于 2012-8-28 18:21

本帖最后由 tyyy 于 2012-8-28 18:32 编辑

在FPGA的IO设置中需要作什么处理吗
这是管脚配置图

发表于 2012-8-28 18:37

需要加上拉电阻吗

发表于 2012-8-28 18:51

加了弱上拉之后就好了

发表于 2012-8-28 20:11

应该上拉，否则三态！

发表于 2012-8-29 21:00

应该上拉，否则三态！
shell.albert 发表于 2012-8-28 20:11

哈哈。是呀

发表于 2012-8-29 21:00

应该上拉，否则三态！
shell.albert 发表于 2012-8-28 20:11

这个必须的。

发表于 2012-8-31 19:35