发新帖我要提问
返回列表
打印

altera FPGA 通信问题

[复制链接]
1294|8
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
tyyy|  楼主 | 2012-8-28 18:21 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
altera, FPGA, 通信, ARM, 电平
用ARM通过IO口 给FPGA发送指令，发现FPGA的IO口无法接收低电平。当把arm和FPGA间连线断开时，所发的电平正常（如01010101），当两者相连时，ARM的输出始终是高电平（11111111），这是什么原因呢？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
tyyy|  楼主 | 2012-8-28 18:21 | 只看该作者
本帖最后由 tyyy 于 2012-8-28 18:32 编辑

在FPGA的IO设置中需要作什么处理吗
这是管脚配置图

使用特权

评论回复 赏
板凳
tyyy|  楼主 | 2012-8-28 18:37 | 只看该作者
需要加上拉电阻吗

使用特权

评论回复 赏
地板
tyyy|  楼主 | 2012-8-28 18:51 | 只看该作者
加了弱上拉之后就好了

使用特权

评论回复 赏
5楼
shell.albert| | 2012-8-28 20:11 | 只看该作者
应该上拉，否则三态！

使用特权

评论回复 赏
6楼
GoldSunMonkey| | 2012-8-29 21:00 | 只看该作者
应该上拉，否则三态！
shell.albert 发表于 2012-8-28 20:11
哈哈。是呀

使用特权

评论回复 赏
7楼
GoldSunMonkey| | 2012-8-29 21:00 | 只看该作者
应该上拉，否则三态！
shell.albert 发表于 2012-8-28 20:11
这个必须的。

使用特权

评论回复 赏
8楼
GoldSunMonkey| | 2012-8-31 19:35 | 只看该作者
:)

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

tyyy

2

主题

82

帖子

1

粉丝