打印

FPGA与88E1111通讯问题

[复制链接]
3171|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yanqiang206|  楼主 | 2012-8-29 11:13 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
GoldSunMonkey| | 2012-8-29 21:00 | 只看该作者
换XILINX 吧。

使用特权

评论回复
板凳
GoldSunMonkey| | 2012-8-29 21:01 | 只看该作者
我觉得应该查下相关的时序。

使用特权

评论回复
地板
yanqiang231| | 2012-8-31 09:15 | 只看该作者
查了相关时序,问题关键是给PHYreset的信号不对,本来应该是高电平,现在信号是乱的,由此导致整个程序都是乱的,但仿真的时序又是对的。

使用特权

评论回复
5
yanqiang231| | 2012-8-31 09:17 | 只看该作者
2# GoldSunMonkey 芯片不能换,前面采集都是cyclone的。

使用特权

评论回复
6
yanqiang231| | 2012-8-31 09:32 | 只看该作者
3# GoldSunMonkey
查了相关时序,问题关键是给PHYreset的信号不对,本来应该是高电平,现在信号是乱的,由此导致整个程序都是乱的,但仿真的时序又是对的。
查了相关时序,问题关键是给PHYreset的信号不对,本来应该是高电平,现在信号是乱的,由此导致整个程序都是乱的,但仿真的时序又是对的
查了相关时序,问题关键是给PHYreset的信号不对,本来应该是高电平,现在信号是乱的,由此导致整个程序都是乱的,但仿真的时序又是对的
查了相关时序,问题关键是给PHYreset的信号不对,本来应该是高电平,现在信号是乱的,由此导致整个程序都是乱的,但仿真的时序又是对的。
查了相关时序,问题关键是给PHYreset的信号不对,本来应该是高电平,现在信号是乱的,由此导致整个程序都是乱的。但仿真的时序又是对的。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

1

帖子

0

粉丝