MSP430F5438的DCO频率究竟是如何确定的

只看该作者 · 2012-8-31 11:55

先前我觉得在有FLL的430中，DCO频率有两种设置方法。
一种是由DCORSEL、DCO、MOD设定，
另一种就是由
Fdco=D*(N+1)*(Ffllrefclk/n)
Fdcodiv=(N+1)*(Ffllrefclk/n)
两个公式计算。
但我再看用户指南时，说FLL对DCO的频率起稳定作用。这里的“稳定”是什么意思呢？是不是先要通过DCORSEL、DCO、MOD设置一个范围，然后再由FLL去在这个范围内精确稳定到某一个值啊？因为每次我对UCSCTL2中的FLLD设置时，通过管脚输出的DCO和DCODIV频率都不是通过上述两个公式计算得到的。

只看该作者 · 2012-8-31 11:56

请高手指点迷津，不胜感激！

只看该作者 · 2012-8-31 12:38

FLL是指Fre Locked Loop是锁频环的意思，可以对DCO的频率做锁定，提高时钟的稳定性

只看该作者 · 2012-8-31 12:45

锁频环可以理解为一个负反馈， Faclk 是一端，分频后的DCO 是另一端，分频系数就是这里的D 和 N ，找个5系列的用户指南看一下就会比较清晰。

MSP430F5438的DCO频率究竟是如何确定的

相关下载

相关帖子