发新帖我要提问
返回列表
打印

Altera FPGA carry chain延时问题

[复制链接]
4443|7
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
GavinZ|  楼主 | 2012-9-12 18:04 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
altera, AI, FPGA, Lab, cyclone
这几天在研究使用carry chain设计时间测量，即Time to Digital Converter;
发现了这么个现象，cyclone II的LAB包含16个Logic Cell，按理说，在同一个LAB内，相邻LC之间的chain delay应该是接近相等，但是，我发现前8个LC和后8个LC之间存在边界，即延时是通常的2倍，这真的是不可思议！！！

不清楚是Quartus 8.0的问题？？？还是FPGA硬件本身的问题？？？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
GavinZ|  楼主 | 2012-9-12 18:05 | 只看该作者
因为是业余爱好，只是simulation；并没有在硬件上evaluation

使用特权

评论回复 赏
板凳
GoldSunMonkey| | 2012-9-12 18:59 | 只看该作者
硬件本身的问题。

使用特权

评论回复 赏
地板
GavinZ|  楼主 | 2012-9-12 19:21 | 只看该作者
本帖最后由 GavinZ 于 2012-9-12 19:22 编辑

那xilinx 的有这个问题么？之前我见过NI的板卡上几乎是xilinx的FPGA，一直疑惑为什么。

使用特权

评论回复 赏
5楼
Backkom80| | 2012-9-13 16:10 | 只看该作者
你可以也用同样的办法试试哈，嘻嘻

使用特权

评论回复 赏
6楼
GavinZ|  楼主 | 2012-9-13 17:17 | 只看该作者
我还发现了更奇怪的问题呢，LUT在不同的equation下，delay差别特别大，达到2倍范围；这是不可理解的，
LUT应该是个RAM，也就是说，delay应当跟RAM里面的内容没关系才符合常理，这真是让人惊讶的发现～～

使用特权

评论回复 赏
7楼
小计地盘| | 2012-9-13 17:18 | 只看该作者
硬件本身的问题。

使用特权

评论回复 赏
8楼
GoldSunMonkey| | 2012-9-13 21:53 | 只看该作者
进位链有专用的通道啊。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

GavinZ

53

主题

2184

帖子

17

粉丝